インテルのみ表示可能 — GUID: mcn1396007462415
Ixiasoft
7.2. ALTPLL_RECONFIGポートおよび信号
| ポート名 | 条件 | 説明 |
|---|---|---|
| clock | 必須 |
個々のパラメータをロードするためのクロック入力です。また、この信号はリコンフィギュレーション時にPLLをクロックします。 このクロック入力ポートは有効なクロックに接続する必要があります。 clock fMAXについては、MAX 10 Device Datasheetを参照してください。 |
| reset | 必須 |
IPコアへの非同期リセット入力です。 Intelは、最初に使用する前にこのIPコアをリセットして、有効な状態にあることを保証することを推奨します。ただし、リセット状態では電源が入ります。このポートは接続されている必要があります。 |
| data_in[] | オプション |
パラメータを書き込む際に、パラメータ値を提供するデータ入力です。 この9ビットの入力ポートは、書き込み動作中にスキャン・キャッシュに書き込まれるデータを提供します。書き込まれるカウンタ・パラメータのビット幅によってキャッシュに読み取られるdata_in[]のビット数が決まります。 たとえば、C0カウンタのLowビット・カウントが8ビット幅であると、data_in[7..0]は正しいキャッシュ位置に読み取られます。C0カウンタのバイパス・モードが1ビット幅であると、data_in[0]はこのパラメータの値として読み取られます。 これを省略する場合、デフォルト値は０です。 |
| counter_type[] | オプション |
カウンタ・タイプを指定します。 対応する動作（読み取り、書き込み、またはリコンフィギュレーション）向けに選択すべきカウンタ・タイプを選択する4ビット・バスの入力ポートです。 counter_typeの値と設定される物理カウンタ間をマッピングするには、counter_type[3..0]のセッティング・テーブルを参照してください。 |
| counter_param[] | オプション |
counter_typeポートで指定した値のパラメータを指定します。 所与のカウンタ・タイプのどのパラメータを更新する必要があるかを選択する3ビット・バスの入力ポートです。各パラメータ・タイプへのマッピングと対応するパラメータのビット幅はcounter_param[3..0]セッティング・テーブルで定義されています。 |
| read_param | オプション |
キャッシュからcounter_typeおよびcounter_paramポートで指定したパラメータを読み取り、data_out[]ポートに供給します。 read_param信号がアサートされる場合、スキャン・キャッシュを読み取り、data_out[]に供給する必要があることを示します。スキャン・キャッシュのビット位置と、読み取られた後にdata_out[]に供給されるビット数は、counter_typeおよびcounter_paramの値によって決まります。read_param信号は立ち上がりクロック・エッジでサンプリングされます。read_param信号がアサートされる場合、パラメータ値はキャッシュから読み取られます。パラメータが再度読み取られることを防ぐため、read_param信号を1クロック・サイクルの間だけアサートします。 read_param信号のアサートに続いて、立ち上がりクロック・エッジでbusy信号がアサートされます。パラメータが読み取られている間、busy信号はアサートされたままです。busy信号がディアサートされると、data_out[]の値は有効になり、次のパラメータをロードすることができます。busy信号がアサートされている間、data_out[]の値は無効です。 read_param信号がアサートされるとき、busy信号はクロックの次の立ち上がりエッジでのみアサートされ、read_param信号と同じクロック・サイクルではアサートされません。 |
| write_param | オプション |
counter_typeおよびcounter_paramポートで指定したパラメータを、data_in[]ポートで指定した値と併せてキャッシュに書き込みます。 write_param信号がアサートされる場合、data_in[]の値はcounter_type[]とcounter_param[]で指定したパラメータに書き込まれる必要があることを示します。data_in[]ポートから読み取られるビット数はパラメータによって決まります。write_param信号は立ち上がりクロック・エッジでサンプリングされます。write_param信号がアサートされる場合、パラメータ値はキャッシュに書き込まれます。パラメータが再度書き込まれることを防ぐため、write_param信号を1クロック・サイクルの間だけアサートします。 write_param信号のアサートに続いて、立ち上がりクロック・エッジでbusy信号がアサートされます。パラメータが書き込まれている間、busy信号はアサートされたままで、data_in[]への入力は無視されます。busy信号がディアサートされると、次のパラメータを書き込むことができます。 write_param信号がアサートされるとき、busy信号はクロックの次の立ち上がりエッジでのみアサートされます。busy信号はwrite_param信号と同じクロック・サイクルではアサートされません。 |
| reconfig | 必須 |
PLLが現在のキャッシュで指定したPLL設定でリコンフィギュレーションされるよう指定します。 reconfig信号がアサートされる場合、キャッシュ内の値でPLLをリコンフィギュレーションする必要があることを示します。reconfig信号は立ち上がりクロック・エッジでサンプリングされます。reconfig信号がアサートされる場合、キャッシュされた設定はPLLにロードされます。PLLコンフィギュレーションの再ロード防ぐため、reconfig信号を1クロック・サイクルの間だけアサートします。busy信号は、reconfig信号のアサートに続いて立ち上がりクロック・エッジでアサートされます。PLLがロードされている間、busy信号はアサートされたままです。busy信号がディアサートされると、再びパラメータ値を変更することができます。 リコンフィギュレーション中およびリコンフィギュレーション後、スキャン・チェインのデータ・キャッシュは変更されません。これにより、1つのパラメータのみを使用して、リコンフィギュレーション設定の新しいセットを容易に作成することができます。 reconfigの前のアサート以来write_paramがアサートされていない場合、スキャン・チェイン全体が再びPLLにシフトされます。 reconfig信号がアサートされるとき、busy信号はクロックの次の立ち上がりエッジでのみアサートされます。busy信号はreconfig信号と同じクロック・サイクルではアサートされません。 |
| pll_areset_in | オプション |
PLLをリセットする必要があることを示す入力信号です。 pll_areset_in信号がアサートされる場合、PLLのIPコアをリセットする必要があることを示します。未接続のままにする場合、このポートのデフォルトは0です。デザインにALTPLL_RECONFIG IPコアを使用している場合、他の方法でPLLをリセットすることはできません。PLLを手動でリセットするには、このIPコア・ポートを使用する必要があります。 |
| pll_scandone | オプション |
ALTPLL_RECONFIG IPコアの入力ポートです。このポートはPLLのscandone出力信号によって駆動され、PLLがリコンフィギュレーションされるときを判断します。 |
| pll_scandataout | 必須 |
ALTPLL IPコアからのscandataout信号によって駆動される入力ポートです。ALTPLL IPコアの現在のコンフィギュレーションを読み取るにはこのポートを使用します。この入力ポートは、ダイナミックにリコンフィギュレーション可能なビットからのALTPLLスキャン・データ出力を保持します。pll_scandataoutポートはPLLのscandataoutポートに接続する必要があります。reconfig信号がアサートされるとき、このポート上の動作を観察することができます。 |
| ポート名 | 条件 | 説明 |
|---|---|---|
| data_out[] | オプション |
read_paramがアサートされるとき、キャッシュから読み取られるデータです。 この9ビット出力バスによって、ユーザーにパラメータ・データが提供されます。read_param信号がアサートされるとき、counter_type[]およびcounter_param[]の値によって、キャッシュからロードされdata_out[]バスで駆動されるパラメータ値が決まります。IPコアがbusy信号をディアサートするとき、バスの該当するビット（たとえば、[0]または[3..0]）は有効な値を保持します。 |
| busy | オプション |
PLLがパラメータをキャッシュから読み取っている、またはキャッシュに書き込んでいる、あるいはPLLをコンフィギュレーションしていることを示します。 busy信号がアサートされている間、パラメータの読み取りと書き込み、およびリコンフィギュレーションの開始を実行することはできません。IPコアへの遷移はbusy信号がアサートされていないときにのみ行うことができます。read_param、write_param、またはreconfig入力ポートがアサートされるとこの信号はHighになり、指定された動作が完了するまでHighのままです。リコンフィギュレーション動作の場合、busy信号はpll_areset信号がアサートされ、その後ディアサートされるまでHighのままです。 |
| pll_areset | 必須 |
リコンフィギュレーションするPLLのaresetポートを駆動します。 リコンフィギュレーションが正しく機能するよう、pll_aresetポートはALTPLL IPコアのaresetポートに接続する必要があります。この信号はアクティブHighです。pll_aresetは、pll_areset_inがアサートされるとき、あるいはリコンフィギュレーションの後、scandone信号がHighになった後の次の立ち上がりクロック・エッジでアサートされます。ALTPLL_RECONFIG IPコアを使用する場合、pll_areset出力ポートを使用してPLLのaresetポートを駆動します。 |
| pll_configupdate | オプション |
リコンフィギュレーションするPLLのconfigupdateポートを駆動します。アサートされると、pll_configupdateポートは選択したデータをPLLコンフィギュレーション・ラッチにロードします。この信号は最後のデータ・ビットが送信された後にアサートされます。 |
| pll_scanclk | 必須 |
リコンフィギュレーションするPLLのscanclkポートを駆動します。各デバイスの最大scanclk周波数については、それぞれのデバイスのデバイス・ハンドブックを参照してください。 |
| pll_scanclkena | オプション |
このポートは、リコンフィギュレーションするPLLのscanclkポートのクロック・イネーブルとして機能します。 リコンフィギュレーションは、pll_scanclkenaがアサートされた後、pll_scanclkの最初の立ち上がりエッジで開始します。pll_scanclkena信号がディアサートされると、pll_scanclkの最初の立ち下がりエッジでは、IPコアがPLLへのデータのスキャンを停止します。 |
| pll_scandata | 必須 |
リコンフィギュレーションするPLLのscandataポートを駆動します。 IPコアからの出力ポートは、ダイナミックにリコンフィギュレーション可能なビットのためのPLLへのスキャン・データ入力を保持します。pll_scandataポートはscandataをPLLに送信します。このポート上におけるすべての動作は、reconfig信号がアサートされるときに観察することができます。 |