インテルのみ表示可能 — GUID: mcn1395647116522
Ixiasoft
2.1.5. グローバル・クロック・コントロール・ブロック
クロック・コントロール・ブロックはGCLKを駆動します。クロック・コントロール・ブロックは専用クロック入力ピンに近い、デバイスの両側に配置されています。GCLKは最小のクロック・スキューと遅延に最適化されます。
クロック・コントロール・ブロックは、以下の機能を有します。
- ダイナミックなGCLKクロック・ソースの選択（DPCLKピンと内部ロジック入力には適用しません）
- GCLKのマルチプレクサ化
- GCLKネットワークのパワー・ダウン（ダイナミック・イネーブルおよびディセーブル）
| 入力 | 説明 |
|---|---|
| 専用クロック入力ピン | 専用クロック入力ピンは、クロック、または同期および非同期クリア、プリセット、クロック・イネーブルなどのグローバル信号をGCLKに駆動することができます。 |
| DPCLKピン | DPCLKピンは、GCLKを介するPCIのプロトコル信号、TRDYおよびIRDY信号といった高ファンアウトのコントロール信号に使用される双方向の兼用ピンです。DPCLKピンによって駆動される入力を有するクロック・コントロール・ブロックは、PLL入力を駆動することはできません。 |
| PLLカウンタ出力 | PLLカウンタ出力は、GCLKを駆動することができます。 |
| 内部ロジック | 内部ロジック・エレメント（LE）を有効にして高ファンアウト、低スキュー信号パスを駆動するために、ロジック・アレイ配線を介してGCLKを駆動することができます。内部ロジックによって駆動される入力を有するクロック・コントロール・ブロックは、PLL入力を駆動することはできません。 |
図 3. クロック・コントロール・ブロック
各 MAX® 10デバイスは、最大20個のクロック・コントロール・ブロックを有します。デバイスのそれぞれの側には5個のクロック・コントロール・ブロックがあります。
各PLLは、c[4..0]カウンタを介して5個のクロック出力を生成します。これら5個のうち2個のクロックは、クロック・コントロール・ブロックを介してGCLKを駆動することができます。
前出の「クロック・コントロール・ブロックの入力」の表からは、以下の入力のみ特定のクロック・コントロール・ブロックに駆動することができます。
- 2つの専用クロック入力ピン
- 2つのPLLカウンタ出力
- 1つのDPCLKピン
- 内部ロジックからの1つのソース
クロック・コントロール・ブロックからの出力は、対応するGCLKを供給します。クロック・コントロール・ブロックの入力が別のPLLまたは専用クロック入力ピンの出力である場合、GCLKはPLL入力を駆動することができます。通常のI/OピンはPLL入力クロック・ポートを駆動することができません。
図 4. デバイスの各側のクロック・コントロール・ブロック
クロック・コントロール・ブロックへの5つの入力のうち、2つのクロック入力ピンと2つのPLL出力がGCLKを供給するために動的に選択されます。クロック・コントロール・ブロックは、内部ロジックからの信号の静的な選択をサポートします。