インテルのみ表示可能 — GUID: men1600586327169
Ixiasoft
インテルのみ表示可能 — GUID: men1600586327169
Ixiasoft
7.9. FlexEおよびOTNモードのTXインターフェイス
F-Tile Ethernet Intel® FPGA Hard IP TXクライアント・インターフェイスのFlexEおよびOTNのバリエーションでは、PCS66インターフェイス・プロトコルを採用しています。
FlexEおよびOTNのバリエーションでは、アプリケーションで66bブロックをTX PCSに書き込むことができます。TX MACはバイパスされます。
- FlexEモードおよび200GE/400GEのOTNモードでは、PCSのTXエンコーダーもバイパスされます。
- 10GE/25GE/40GE/50GE/100GEのOTNモードでは、TXエンコーダーとスクランブラーの両方がバイパスされます。
送信方向において、クライアントはソースとして機能し、TX PCSはシンクとして機能します。
信号名 |
幅 | 内容 |
---|---|---|
i_tx_pcs66_d[1055:0] i_tx_pcs66_d[527:0] i_tx_pcs66_d[263:0] i_tx_pcs66_d[131:0] i_tx_pcs66_d[65:0] |
1056ビット (400GE) 528ビット (200GE) 264ビット (100GE) 132ビット (40GE/50GE) 66ビット (10GE/25GE) |
1ブロックに対するTX PCS 66bデータです。
|
i_tx_pcs66_valid |
1ビット | アサートされている場合、TX PCS 66bデータが有効であることを示します。 TX PCS 66bのReady信号がアサートされている場合にアサートする必要があります。 |
o_tx_pcs66_ready |
1ビット | TX PCS 66bのReady信号です。 アサートされている場合、PCSで新しいデータを受信する準備ができていることを示します。 |
i_tx_pcs66_am |
各チャネルに1ビット | アライメント・マーカー挿入ビット。 FlexE モードでは、この信号をアサートすると、PCSではTX PCSデータ信号で提供されるデータの代わりにアライメント・マーカーのギャップを許可します。アプリケーションはこのブロックをアライメント・マーカーとしてマークし、スクランブラーはそのデータを処理しません。 OTNモードでは、RS-FECでアライメント・マーカーの位置を認識する必要があります。 FECなしのOTNモードでは、i_tx_pcs66_am 信号はオプションです。Lowに結び付けることができます。FECありのイーサネット・モード (200GE/400GE) の場合、トランスコード・デコーダーで400GE PCSを使用してアライメント・マーカーを挿入および除去します。100GEの場合、PCSでアライメント・マーカーを挿入し、FECトランスコード・デコーダーを使用してそれを再マッピングします。このモードでは、FECは 100GE PCSとPMAの間のサブレイヤーとしてシミュレーションされます。したがって、100GEのアライメント・マーカーはFEC外に存在します。
注: Deterministic Latency Interface または Deterministic Latency Measurement パラメーターがオンになっている場合、25GEと10GEのバリアントでは同期パルスが提供されます。Deterministic Latency Measurement パラメーターをオンにしている場合は、内部モジュールでこの生成を処理します。
|
TXデータは66bブロックとして書き込まれます。ブロックは66bでエンコードされ、同期ヘッダービットが右端のビット位置 (ビット1および0) にあることが想定されています。
- FlexEモードでは、PCSでブロックのスクランブルとストライプを行い送信します。
- OTNモードでは、PCSではブロックのストライプのみを行い送信します。100GE未満の場合、PCS66シンボルはFEC TXに送信する前にスクランブルする必要があります。FEC RXでは対称性の理由からスクランブルを解除しません。200GEと400GEでは、PCS66シンボルはスクランブルされません。代わりに、スクランブルはトランスコードされた257bブロックにFEC TXで適用されます。対称性があるため、257bブロックはFEC RXで常にスクランブル解除されます。
i_tx_pcs66_valid は次の条件に準拠している必要があります。
- Valid信号は、Ready信号がアサートされている場合にのみアサートします。また、Ready信号がデアサートされている場合にのみデアサートします。
- この2つの信号の間隔は、1から6サイクルまでの固定レイテンシーになります。
- Valid信号がデアサートしたら、i_tx_pcs66_d を一時停止する必要があります。
PCS66モードのTXインターフェイスのブロック順序は、TX PCSインターフェイスと同じです。ブロックはLSBからMSBで送信されます。インターフェイスから送信される最初のブロックは i_tx_pcs66_d[65:0] です。
PCS66モードのTXインターフェイスのビット順序は、TX PCSインターフェイスと同じです。ビットは最下位ビットから最上位ビットで送信されます。インターフェイスから送信される最初のビットは i_tx_pcs66_d[0] です。
PCS66 TXインターフェイスをFlexEモードに使用している場合、アライメント・マーカー挿入のタイミングをファブリックから制御することができます。同じ操作を単一レーンのバリアントでも行うことができますが、若干の違いがあります。
- 40GE/50GE/100GE/200GE/400GEチャネル、およびRS-FECありの25GEチャネルの場合は、この信号によってアライメント・マーカーが挿入されます。
- RS-FECなしの10GE/25GE チャネル、またはFirecodeの場合、この信号により、そのサイクルはPCSの処理で無効として扱われます (スクランブルに変更はありません)。
FlexEモードでは、アライメント・マーカー挿入のタイミングは非常に厳格です。イーサネット・リンクを中断することなくアライメント・マーカーを遅延することはできません。有効なサイクルを使用して、アライメント・マーカーをカウントします。i_tx_pcs66_valid がLowの場合、アライメント・マーカー・カウンターと入力をフリーズさせる必要があります。
OTNストリームには独自のアライメント・マーカーが含まれることが想定されています。FECありのOTNモードでは、i_tx_pcs66_am をアサートしてアライメント・マーカーの位置を示す必要があります。FECなしのOTNモードでは、i_tx_pcs66_am はオプションであり、この信号をLowに結び付けることができます。
FECモードでは、少なくとも2アライメント・マーカー期間が経過するまでTXデータパスのリセットは完全に終了しません。i_tx_pcs66_am の駆動は、適切な間隔で、o_tx_lanes_stable がHighになる前に開始する必要があります。この信号は、o_tx_pll_locked がHighになり、o_tx_pcs66_ready のトグルが開始したらすぐに駆動することができます。外部カスタム・レート・インターフェイスを有効にしている場合は、i_custom_cadence の駆動を開始する必要があります。詳細は、カスタム・レート・インターフェイス を参照してください。