F-Tile Ethernet Intel® FPGA Hard IPユーザーガイド

ID 683023
日付 7/08/2024
Public
ドキュメント目次

4.2.3.3. 一時停止のコントロールおよび生成インターフェイス

フロー・コントロール・インターフェイスでは、IEEE 802.3ba 2010 High Speed Ethernet Standard の指定に従いPAUSEを実装します。また、PFCは IEEE Standard 802.1Qbb の指定に従い実装されます。

PAUSEロジックをコンフィグレーションすることで、リンクパートナーがPAUSE XOFFパケットを送信した際にローカルパケット送信を自動停止することができます。PAUSEロジックでは、PAUSEパケットを通常のパケットとして渡す、またはRXクライアントに到達する前にドロップすることができます。

PFCフレームに関しては、PFCロジックをコンフィグレーションしてPFCパケットを通常のパケットとして渡す、またはRXクライアントに到達する前にドロップすることができます。ただし、PFC XOFFフレーム到着時にトラフィックを自動停止するオプションはありません。

表 14.  一時停止のコントロールおよび生成信号一時停止の制御を実装する信号について説明します。これらの信号は、F-Tile Ethernet Intel® FPGA Hard IPのパラメーター・エディターでフロー制御をオンにしている場合にのみ利用可能です。

信号名

入力/出力

詳細

i_tx_pause (PAUSE)

i_tx_pfc (PFC)

入力

レベル信号で、IPコアに対してPAUSEフレーム、またはイーサネット・リンクの優先トラフィック・クラス [n] に対するPFCフレームを挿入するように指示するものです。TX_PAUSE_EN レジスターのビット [n] の値が1の場合、この信号が最初にアサートされた際にIPコアはXOFFフレームを送信します。再送信を有効にしている場合、IPコアでは信号がデアサートされるまで定期的にXOFFフレームの送信を続けます。信号がデアサートされると、IPコアはXONフレームを挿入します。

o_rx_pause (PAUSE)

o_rx_pfc (PFC)

出力

アサートすることで、RX PAUSEまたはPFC信号の一致を示します。IPコアでアドレスが一致する一時停止要求を受信すると、この信号のビット [n] がアサートされます。これにより、TX MACに対してイーサネット・リンクの優先キュー [n] からの送信を制限するように通知します。