F-Tile Ethernet Intel® FPGA Hard IPユーザーガイド

ダウンロード PDF
ID 683023
日付 7/08/2024
Public
ドキュメント目次
ドキュメント目次 x
1. 概要 2. 利用開始にあたって 3. F-Tile Ethernet Intel® FPGA Hard IPのパラメーター 4. 機能の説明 5. クロック 6. リセット 7. インターフェイスの概要 8. コンフィグレーション・レジスター 9. サポートされているモジュールおよびIP 10. サポートされるツール 11. F-Tile Ethernet Intel® FPGA Hard IPユーザーガイドのアーカイブ 12. F-Tile Ethernet Intel® FPGA Hard IPユーザーガイド改訂履歴
1. 概要 x
1.1. Fタイルのイーサネット・システムの概要 1.2. F-Tile Ethernet Intel® FPGA Hard IPの概要
1.2. F-Tile Ethernet Intel® FPGA Hard IPの概要 x
1.2.1. デバイスファミリーのサポート 1.2.2. デバイスのスピードグレード・サポート 1.2.3. リソース使用率 1.2.4. ラウンドトリップ・レイテンシー 1.2.5. リリース情報
2. 利用開始にあたって x
2.1. F-Tile Ethernet Intel® FPGA Hard IPコアのインストールとライセンス 2.2. IPコアのパラメーターとオプションの指定 2.3. IPデザインのリファレンス・クロックおよびシステムPLLクロック 2.4. 生成されるファイルの構造 2.5. タイルファイルの生成 2.6. IPコアのテストベンチ
2.4. 生成されるファイルの構造 x
2.4.1. IP-XACTファイルの生成
4. 機能の説明 x
4.1. データパスの説明 4.2. F-Tile Ethernet Intel® FPGA Hard IP MAC 4.3. PCS、OTN、およびFlexEモード 4.4. 高精度時間プロトコル 4.5. オートネゴシエーションおよびリンク・トレーニング
4.2. F-Tile Ethernet Intel® FPGA Hard IP MAC x
4.2.1. MAC TXデータパス 4.2.2. MAC RXデータパス 4.2.3. PAUSEまたは優先フロー制御 (PFC) を使用する輻輳とフローの制御 4.2.4. リンク障害信号 4.2.5. イーサネット送信における順序
4.2.1. MAC TXデータパス x
4.2.1.1. TXプリアンブル、スタート、およびSFDの挿入 4.2.1.2. 送信元アドレスの挿入 4.2.1.3. Length/Typeフィールドの処理 4.2.1.4. フレームのパディング 4.2.1.5. フレーム・チェック・シーケンス (CRC-32) の挿入 4.2.1.6. パケット間ギャップの生成と挿入 4.2.1.7. TXパッキングロジック
4.2.2. MAC RXデータパス x
4.2.2.1. RXプリアンブル処理 4.2.2.2. RX厳密SFDチェック 4.2.2.3. RX FCSチェック 4.2.2.4. RXにおける不正な形式のパケットの処理 4.2.2.5. RXフレームからのPADバイトおよびFCSバイトの除去 4.2.2.6. RXのサイズ不足フレーム、サイズ超過フレーム、および長さエラーのあるフレーム 4.2.2.7. パケット間ギャップ
4.2.3. PAUSEまたは優先フロー制御 (PFC) を使用する輻輳とフローの制御 x
4.2.3.1. XOFFフレームの送信をトリガーする条件 4.2.3.2. XONフレームの送信をトリガーする条件 4.2.3.3. 一時停止のコントロールおよび生成インターフェイス 4.2.3.4. 一時停止コントロール・フレームのフィルタリング
4.3. PCS、OTN、およびFlexEモード x
4.3.1. PCSモード 4.3.2. OTNモード 4.3.3. FlexEモード
4.4. 高精度時間プロトコル x
4.4.1. 機能 4.4.2. PTPタイムスタンプ精度 4.4.3. PTPクライアント・フロー 4.4.4. FECなしのバリアントのRX仮想レーンオフセットの計算 4.4.5. 仮想レーンの順序とオフセット値 4.4.6. UI調整 4.4.7. リファレンス時間の間隔 4.4.8. UI測定における最小および最大リファレンス時間 (TAM) 間隔 (ハードウェア) 4.4.9. UI値とPMA遅延 4.4.10. Advancedタイムスタンプ精度モードにおけるルーティング遅延調整 4.4.11. Basicタイムスタンプ精度モードにおけるルーティング遅延調整
4.4.3. PTPクライアント・フロー x
4.4.3.1. PTP TXクライアント・フロー 4.4.3.2. PTP RXクライアント・フロー
4.4.6. UI調整 x
4.4.6.1. TX UI調整 4.4.6.2. RX UI調整
5. クロック x
5.1. 単一インスタンスの動作におけるクロック接続 5.2. 複数インスタンスの動作におけるクロック接続 5.3. MAC非同期FIFO動作におけるクロック接続 5.4. PTPを有効にする場合の同期および非同期動作におけるクロック接続 5.5. Synchronous Ethernet動作におけるクロック接続 5.6. カスタム拍
6. リセット x
6.1. リセット信号 6.2. リセットシーケンス
7. インターフェイスの概要 x
7.1. ステータス・インターフェイス 7.2. TX MAC Avalon STクライアント・インターフェイス 7.3. RX MAC Avalon STアライメント・クライアント・インターフェイス 7.4. TX MACセグメント化クライアント・インターフェイス 7.5. RX MACセグメント化クライアント・インターフェイス 7.6. MACフロー制御インターフェイス 7.7. PCSモードのTXインターフェイス 7.8. PCSモードのRXインターフェイス 7.9. FlexEおよびOTNモードのTXインターフェイス 7.10. FlexEおよびOTNモードのRXインターフェイス 7.11. カスタム・レート・インターフェイス 7.12. 32ビット・ソフトCWBINカウンター 7.13. リコンフィグレーション・インターフェイス 7.14. 高精度時間プロトコル・インターフェイス
7.2. TX MAC Avalon STクライアント・インターフェイス x
7.2.1. TX MAC Avalon STクライアント・インターフェイス (プリアンブル・パススルーを無効にしている場合) 7.2.2. TX MAC Avalon STクライアント・インターフェイス (プリアンブル・パススルーを有効にしている場合) 7.2.3. MAC Avalon ST skip_crc 信号による送信元アドレス、パディング、およびCRC挿入の制御 7.2.4. MAC Avalon ST i_tx_error 信号によるパケットの無効マーク
7.3. RX MAC Avalon STアライメント・クライアント・インターフェイス x
7.3.1. RX MAC Avalon STクライアント・インターフェイス (プリアンブル・パススルーを無効にしている場合) 7.3.2. RX MAC Avalon STクライアント・インターフェイス (パススルーおよびRX CRC転送を有効にしている場合) 7.3.3. RX MACアダプターの制限 7.3.4. RX MAC Avalon STクライアント・インターフェイスのステータス
7.4. TX MACセグメント化クライアント・インターフェイス x
7.4.1. TX MACセグメント化クライアント・インターフェイス (プリアンブル・パススルーを無効にしている場合) 7.4.2. TX MACセグメント化クライアント・インターフェイス (プリアンブル・パススルーを有効にしている場合) 7.4.3. セグメント化されているMACにおける skip_crc 信号による送信元アドレス、パディング、およびCRC挿入の制御 7.4.4. セグメント化されているMACにおける i_tx_mac_error によるパケットの無効マーク
7.5. RX MACセグメント化クライアント・インターフェイス x
7.5.1. RX MACセグメント化クライアント・インターフェイス (プリアンブル・パススルーを無効にしている場合) 7.5.2. RX MACセグメント化クライアント・インターフェイス (パススルーおよびRX CRC転送を有効にしている場合) 7.5.3. RX MACセグメント化クライアント・インターフェイスのステータスとエラー
7.13. リコンフィグレーション・インターフェイス x
7.13.1. イーサネット・リコンフィグレーション・インターフェイス 7.13.2. トランシーバー・リコンフィグレーション・インターフェイス
7.14. 高精度時間プロトコル・インターフェイス x
7.14.1. Time-of-Dayインターフェイス 7.14.2. TX 2ステップ・タイムスタンプ・インターフェイス 7.14.3. TX 1ステップ・タイムスタンプ・インターフェイス 7.14.4. RXタイムスタンプ・インターフェイス 7.14.5. PTPステータス・インターフェイス 7.14.6. PTPタイル・インターフェイス
7.14.3. TX 1ステップ・タイムスタンプ・インターフェイス x
7.14.3.1. 1ステップ動作のPTPフィールドオフセット
8. コンフィグレーション・レジスター x
8.1. イーサネット Avalon® Memory-Mappedインターフェイスのアドレス空間 8.2. トランシーバー Avalon® Memory-Mappedインターフェイスのアドレス空間
8.1. イーサネット Avalon® Memory-Mappedインターフェイスのアドレス空間 x
8.1.1. イーサネット・ハードIPコアのCSR 8.1.2. FECおよびトランシーバーのコントロール・レジスターとステータスレジスター
9. サポートされているモジュールおよびIP x
9.1. F-Tile Auto-Negotiation and Link Training For Ethernet Intel® FPGA IP 9.2. PTPタイルアダプター
9.1. F-Tile Auto-Negotiation and Link Training For Ethernet Intel® FPGA IP x
9.1.1. 概要 9.1.2. リリース情報 9.1.3. 機能の説明 9.1.4. パラメーター 9.1.5. クロックとリセット 9.1.6. レジスター
9.2. PTPタイルアダプター x
9.2.1. 概要 9.2.2. クロックポート、リセットポート、およびインターフェイス・ポート 9.2.3. PTP非対称遅延リコンフィグレーション・インターフェイス 9.2.4. PTPピアツーピア平均パス遅延リコンフィグレーション・インターフェイス
10. サポートされるツール x
10.1. F-Tile Channel Placement Tool 10.2. イーサネット・ツールキットの概要
10.2. イーサネット・ツールキットの概要 x
10.2.1. 機能
1. 概要
2. 利用開始にあたって
3. F-Tile Ethernet Intel® FPGA Hard IPのパラメーター
4. 機能の説明
5. クロック
6. リセット
7. インターフェイスの概要
8. コンフィグレーション・レジスター
9. サポートされているモジュールおよびIP
10. サポートされるツール
11. F-Tile Ethernet Intel® FPGA Hard IPユーザーガイドのアーカイブ
12. F-Tile Ethernet Intel® FPGA Hard IPユーザーガイド改訂履歴

7.14.3. TX 1ステップ・タイムスタンプ・インターフェイス

1ステップのPTPパケットを送信する際に、IPコアはPTPフィールドをオンザフライで変更します。IPコアでは、UDPチェックサムを変更したり、拡張バイトを追加して調整したりすることができます。PTPヘッダーをVLANパケットの一部にし、IPv4パケットとIPv6パケット内のUDPデータグラムでカプセル化することができます。
図 58. PTPヘッダーのあるイーサネット・パケット例次の図で示すイーサネット・パケットでは、PTPヘッダーをシンプルな非VLANパケットにイーサネット・ペイロードとして埋め込んでいます。

次の図は、PTP 1ステップ・インターフェイスで1ステップのタイムスタンプをPTP ヘッダーに書き込む方法を示しています。タイムスタンプ信号は、i_tx_valid と i_tx_startofpacket 信号がHighの場合に有効です。タイムスタンプ要求を開始するには、i_ptp_ins_ets 信号がHighになっている必要があります。

PTPヘッダーでは、フレームの最初のバイトに対するタイムスタンプ・フィールドの開始オクテットのオフセットを i_ptp_ts_offset 信号として提供する必要があります。
  • 上の図では、タイムスタンプ・フィールドの最初のバイトは49番目のバイトで、バイトオフセット (i_ptp_ts_offset) は48です。
  • タイムスタンプでは、ヘッダーやパケットCRCなどの他のフィールドを上書きしないようにします。
図 59. IEEE 1588 TX 1ステップ・タイムスタンプ・インターフェイスの使用次の図は、1ステップ・タイムスタンプをPTPヘッダーに書き込む方法を示しています。このパケットの実際のタイムスタンプ・オフセットは48オクテットです。補正フィールド開始オクテットのオフセットは22オクテットです。]
注: バイトオフセット (i_PTP_ts_offset と i_ptp_cf_offset) の値は10進数です。
表 61.  1ステップTXタイムスタンプ・インターフェイスの信号すべてのインターフェイス信号で i_clk_tx クロックを使用します。タイムスタンプは常に1588 v2形式です。

信号名

 幅

内容

i_ptp_ins_ets

i_ptp_ins_ets[1:0]

1ビット (10GE/25GE/50GE/100GE/200GE)

2ビット (400GE)

 現在のTXパケットの出力タイムスタンプ信号を挿入します (イーサネット・レートが10GE/25GE/50GE/100GE/200GE/400GEの場合)。
  • TX MAC Avalon STクライアント・インターフェイスの場合、i_ptp_its_ets[0] は、TX有効 (i_tx_valid) 信号とTX SOP (i_tx_startofpacket) 信号の両方がアサートされている場合にのみ有効になります。
  • TX MACセグメント化クライアント・インターフェイスの場合、i_ptp_ins_ets[0] は、TX有効 (i_tx_mac_valid) がアサートされ、i_tx_mac_inframe[7:0] にパケットの開始 (SOP) が含まれている場合にのみ有効になります。

    i_ptp_ins_ets[1] は、TX有効 (i_tx_mac_valid) がアサートされ、i_tx_mac_inframe[15:8] にSOPが含まれている場合にのみ有効になります。

  • i_tx_skip_crc = 1 の場合は使用しないでください。TXパケットのCRCを再計算するには、TX CRCスキップ信号が0になっている必要があります。
  • i_ptp_ins_cf = 1 の場合は使用しないでください。滞留時間の更新と出力タイムスタンプの挿入を同じパケットで行うことはできません。
  • TXパケットのPTPタイムスタンプ・フィールド (i_ptp_ts_offset) をPTPヘッダーのタイムスタンプ・フィールド開始バイト位置に設定します。
  • TXパケットのPTP補正フィールド (i_ptp_cf_offset) をPTPヘッダーの補正フィールド開始バイト位置に設定します。

i_ptp_ins_cf

i_ptp_ins_cf[1:0]

1ビット (10GE/25GE/50GE/100GE/200GE)

2ビット (400GE)

 補正フィールドを現在のTXパケットの滞留時間で更新します (イーサネット・レートが10GE/25GE/50GE/100GE/200GE/400GEの場合)。
  • TX MAC Avalon STクライアント・インターフェイスの場合、i_ptp_ins_cf[0] は、TX有効 (i_tx_valid) 信号とTX SOP (i_tx_startofpacket) 信号の両方がアサートされている場合にのみ有効になります。
  • TX MACセグメント化クライアント・インターフェイスの場合、i_ptp_ins_cf[0] は、TX 有効 (i_tx_mac_valid) がアサートされ、i_tx_mac_inframe[7:0] にパケットの開始 (SOP) が含まれている場合にのみ有効になります。

    i_ptp_ins_cf[1] は、TX有効 (i_tx_mac_valid) がアサートされ、i_tx_mac_inframe[15:8] にSOPが含まれている場合にのみ有効になります。

  • i_tx_skip_crc = 1の場合は使用しないでください。TXパケットのCRCを再計算するには、TX CRCスキップ信号が0になっている必要があります。
  • 出力タイムスタンプ信号 (i_ptp_ins_ets) がアサートされている場合は使用しないでください。滞留時間の更新と出力タイムスタンプの挿入を同じパケットで行うことはできません。
  • 滞留時間を計算するには、i_ptp_tx_its 信号を使用して、現在のパケットがシステムに入った際の入力タイムスタンプをIPコアに提供します。
  • TXパケットのPTP補正フィールド位置 (i_ptp_cf_offset) をPTPヘッダーの補正フィールド開始バイト位置に設定します。

i_ptp_zero_csum

i_ptp_zero_csum[1:0]

1ビット (10GE/25GE/50GE/100GE/200GE)

2ビット (400GE)

 現在のTXパケットのUDPチェックサムを0で上書きします (イーサネット・レートが10GE/25GE/50GE/100GE/200GE/400GEの場合)。
  • TX MAC Avalon STクライアント・インターフェイスの場合、i_ptp_zero_csum[0] は、TX有効 (i_tx_valid) 信号とTX SOP (i_tx_startofpacket) 信号の両方がアサートされている場合にのみ有効になります。
  • TX MACセグメント化クライアント・インターフェイスの場合、i_ptp_zero_csum[0] は、TX有効 (i_tx_mac_valid) がアサートされ、i_tx_mac_inframe[7:0] にパケットの開始 (SOP) が含まれている場合にのみ有効になります。

    i_ptp_zero_csum[1] は、TX有効 (i_tx_mac_valid) がアサートされ、i_tx_mac_inframe[15:8] にSOPが含まれている場合にのみ有効になります。

  • i_tx_skip_crc = 1の場合は使用しないでください。TXパケットのCRCを再計算するには、TX CRCスキップ信号が0になっている必要があります。
  • 拡張バイトフィールド更新信号 (i_ptp_update_eb) がアサートされている場合は使用しないでください。UDPチェックサムを0に設定することと、拡張フィールドを更新してチェックサム変更をキャンセルすることは、同じパケットで行うことはできません。
  • TXパケットのUDPチェックサムフィールドの位置 (i_ptp_csum_offset) をTXパケットのUDPチェックサム開始バイト位置に設定します。

i_ptp_update_eb

i_ptp_update_eb[1:0]

1ビット (10GE/25GE/50GE/100GE/200GE)

2ビット (400GE)

 拡張バイトフィールドを更新して現在のTXパケットのチェックサム変更をキャンセルします (イーサネット・ レートが10GE/25GE/50GE/100GE/200GE/400GEの場合)

アサートされると、現在のTXパケット内で伝送されているIPv6パケットの拡張バイトフィールドを上書きし、UDPパケットの変更によるチェックサム変更をキャンセルする値にします。

  • TX MAC Avalon STクライアント・インターフェイスの場合、i_ptp_update_eb[0] は、TX有効 (i_tx_valid) 信号とTX SOP (i_tx_startofpacket) 信号の両方がアサートされている場合にのみ有効になります。
  • TX MACセグメント化クライアント・インターフェイスの場合、i_ptp_update_eb[0] は、TX有効 (i_tx_mac_valid) がアサートされ、i_tx_mac_inframe[7:0] にパケットの開始 (SOP) が含まれている場合にのみ有効になります。

    i_ptp_update_eb[1] は、TX有効 (i_tx_mac_valid) がアサートされ、i_tx_mac_inframe[15:8] にSOPが含まれている場合にのみ有効になります。

  • i_tx_skip_crc = 1 の場合は使用しないでください。TXパケットのCRCを再計算するには、TX CRCスキップ信号が0になっている必要があります。
  • UDPチェックサムを0で上書きする信号 (i_ptp_zero_csum) がアサートされている場合は使用しないでください。UDPチェックサムを0に設定することと、拡張フィールドを更新してチェックサム変更をキャンセルすることは、同じパケットで行うことはできません。
  • TXパケットのUDP拡張フィールド開始バイト位置を指定する必要はありません。IPコアでは、このバイト位置はCRCフィールドの2バイト前から始まると想定しています。

i_ptp_p2p

i_ptp_p2p[1:0]

1ビット (10GE/25GE/50GE/100GE/200GE)

2ビット (400GE)

 現在のTXパケットの補正フィールドにピアツーピア平均パス遅延を追加します (イーサネット・レートが10GE/25GE/50GE/100GE/200GE/400GEの場合)。
  • TX MAC Avalon STクライアント・インターフェイスの場合、i_ptp_p2p[0] は、TX有効 (i_tx_valid) 信号とTX SOP (i_tx_startofpacket) 信号の両方がアサートされている場合にのみ有効になります。
  • TX MACセグメント化クライアント・インターフェイスの場合、i_ptp_p2p[0] は、TX有効 (i_tx_mac_valid) がアサートされ、i_tx_mac_inframe[7:0] にパケットの開始 (SOP) が含まれている場合にのみ有効になります。

    i_ptp_p2p[1] は、TX有効 (i_tx_mac_valid) がアサートされ、i_tx_mac_inframe[15:8] にSOPが含まれている場合にのみ有効になります。

  • i_tx_skip_crc = 1 の場合は使用しないでください。TXパケットのCRCを再計算するには、TX CRCスキップ信号が0になっている必要があります。

i_ptp_asym

i_ptp_asym[1:0]

1ビット (10GE/25GE/50GE/100GE/200GE)

2ビット (400GE)

 現在のTXパケットの補正フィールドに非対称レイテンシーを追加します (イーサネット・レートが10GE/25GE/50GE/100GE/200GE/400GEの場合)。
  • TX MAC Avalon STクライアント・インターフェイスの場合、i_ptp_asym[0] は、TX有効 (i_tx_valid) 信号とTX SOP (i_tx_startofpacket) 信号の両方がアサートされている場合にのみ有効になります。
  • TX MACセグメント化クライアント・インターフェイスの場合、i_ptp_asym[0] は、TX有効 (i_tx_mac_valid) がアサートされ、i_tx_mac_inframe[7:0] にパケットの開始 (SOP) が含まれている場合にのみ有効になります。

    i_ptp_asym[1] は、TX有効 (i_tx_mac_valid) がアサートされ、i_tx_mac_inframe[15:8] にSOPが含まれている場合にのみ有効になります。

  • i_tx_skip_crc = 1 の場合は使用しないでください。TXパケットのCRCを再計算するには、TX CRCスキップ信号が0になっている必要があります。

i_ptp_asym_sign

i_ptp_asym_sign[1:0]

1ビット (10GE/25GE/50GE/100GE/200GE)

2ビット (400GE)

 現在のTXパケットの補正フィールドに追加される非対称遅延の符号 (イーサネット・レートが10GE/25GE/50GE/100GE/200GE/400GEの場合)。
  • 0: 非対称遅延は正の値です。
  • 1: 非対称遅延は負の値です。
  • TX MAC Avalon STクライアント・インターフェイスの場合、i_ptp_asym_sign[0] は、TX有効 (i_tx_valid) 信号とTX SOP (i_tx_startofpacket) 信号の両方がアサートされている場合にのみ有効になります。
  • TX MACセグメント化クライアント・インターフェイスの場合、i_ptp_asym_sign[0] は、TX有効 (i_tx_mac_valid) がアサートされ、i_tx_mac_inframe[7:0] にパケットの開始 (SOP) が含まれている場合にのみ有効になります。

    i_ptp_asym_sign[1] は、TX有効 (i_tx_mac_valid) がアサートされ、i_tx_mac_inframe[15:8] にSOPが含まれている場合にのみ有効になります。

i_ptp_asym_p2p_idx[6:0]

i_ptp_asym_p2p_idx[13:0]

7ビット (10GE/25GE/50GE/100GE/200GE)

14ビット (400GE)

 コンフィグレーション可能なルックアップ・テーブル内の非対称遅延とピアツーピア平均パス遅延のインデックス 19 (イーサネット・レートが10GE/25GE/50GE/100GE/200GE/400GEの場合)。
  • TX MAC Avalon STクライアント・インターフェイスの場合、i_ptp_asym_p2p_idx[6:0] は、TX有効 (i_tx_valid) 信号とTX SOP (i_tx_startofpacket) 信号の両方がアサートされている場合にのみ有効になります。
  • TX MACセグメント化クライアント・インターフェイスの場合、i_ptp_asym_p2p_idx[6:0] は、TX有効 (i_tx_mac_valid) がアサートされ、i_tx_mac_inframe[7:0] にパケットの開始 (SOP) が含まれている場合にのみ有効になります。

    i_ptp_asym_p2p_idx[13:7] は、TX有効 (i_tx_mac_valid) がアサートされ、i_tx_mac_inframe[15:8] にSOPが含まれている場合にのみ有効になります。

i_ptp_ts_offset[15:0]

i_ptp_ts_offset[31:0]

16ビット (10GE/25GE/50GE/100GE/200GE)

32ビット (400GE)

 TXパケットのPTPタイムスタンプ・フィールドの位置を提供します (イーサネット・レートが10GE/25GE/50GE/100GE/200GE/400GEの場合)。
  • TX MAC Avalon STクライアント・インターフェイスの場合、i_ptp_ts_offset[15:0] は、TX有効 (i_tx_valid) 信号とTX SOP (i_tx_startofpacket) 信号の両方がアサートされている場合にのみ有効になります。
  • TX MACセグメント化クライアント・インターフェイスの場合、i_ptp_ts_offset[15:0] は、TX有効 (i_tx_mac_valid) がアサートされ、i_tx_mac_inframe[7:0] にパケットの開始 (SOP) が含まれている場合にのみ有効になります。

    i_ptp_ts_offset[31:16] は、TX有効 (i_tx_mac_valid) がアサートされ、i_tx_mac_inframe[15:8] にSOPが含まれている場合にのみ有効になります。

  • これは、フレームの先頭からのフィールドの最初のオクテットのオフセットです。フレームの最初のバイト (最初の送信先MACアドレスオクテット) の位置は0です。
  • PTPタイムスタンプ・フィールドの長さは、オフセットで指定されている位置から10オクテットです。PTPは、96ビット・タイムスタンプの下位16ビットを補正フィールドの下位2オクテットに追加します。
    注意:
    オフセットはTXパケット内の位置に設定する必要があります。これが満たされない場合はPTP挿入操作が失敗します。また、PTPフィールドがオーバーラップしないようにします。

i_ptp_cf_offset[15:0]

i_ptp_cf_offset[31:0]

16ビット (10GE/25GE/50GE/100GE/200GE)

32ビット (400GE)

 TXパケットのPTP補正フィールドの位置を示します (イーサネット・レートが10GE/25GE/50GE/100GE/200GE/400GEの場合)。
  • TX MAC Avalon STクライアント・インターフェイスの場合、i_ptp_cf_offset[15:0] は、TX有効 (i_tx_valid) 信号とTX SOP (i_tx_startofpacket) 信号の両方がアサートされている場合にのみ有効になります。
  • TX MACセグメント化クライアント・インターフェイスの場合、i_ptp_cf_offset[15:0] は、TX有効 (i_tx_mac_valid) がアサートされ、i_tx_mac_inframe[7:0] にパケットの開始 (SOP) が含まれている場合にのみ有効になります。

    i_ptp_cf_offset[31:16] は、TX有効 (i_tx_mac_valid) がアサートされ、i_tx_mac_inframe[15:8] にSOPが含まれている場合にのみ有効になります。

  • これは、フレームの先頭からのフィールドの最初のオクテットのオフセットです。フレームの最初のバイト (最初の送信先MACアドレスオクテット) の位置は0です。
  • PTP補正フィールドの長さは、オフセットで指定されている位置から8オクテットです。PTPは、96ビット・タイムスタンプの下位16ビットを補正フィールドの下位2オクテットに追加します。
    注意:
    オフセットはTXパケット内の位置に設定する必要があります。これが満たされない場合はPTP挿入操作が失敗します。また、PTPフィールドがオーバーラップしないようにします。

i_ptp_csum_offset[15:0]

i_ptp_csum_offset[31:0]

16ビット (10GE/25GE/50GE/100GE/200GE)

32ビット (400GE)

 TXパケットのUDPチェックサム・フィールドの位置 (イーサネット・レートが10GE/25GE/50GE/100GE/200GE/400GEの場合)。
  • TX MAC Avalon STクライアント・インターフェイスの場合、i_ptp_csum_offset[15:0] は、TX有効 (i_tx_valid) 信号とTX SOP (i_tx_startofpacket) 信号の両方がアサートされている場合にのみ有効になります。
  • TX MACセグメント化クライアント・インターフェイスの場合、i_ptp_csum_offset[15:0] は、TX有効 (i_tx_mac_valid) がアサートされ、i_tx_mac_inframe[7:0] にパケットの開始 (SOP) が含まれている場合にのみ有効になります。

    i_ptp_csum_offset[31:16] は、TX有効 (i_tx_mac_valid) がアサートされ、i_tx_mac_inframe[15:8] にSOPが含まれている場合にのみ有効になります。

  • これは、フレームの先頭からのフィールドの最初のオクテットのオフセットです。フレームの最初のバイト (最初の送信先MACアドレスオクテット) の位置は0です。
    注意:
    オフセットはTXパケット内の位置に設定する必要があります。これが満たされない場合はPTP挿入操作が失敗します。また、PTPフィールドがオーバーラップしないようにします。

i_ptp_tx_its[95:0]

i_ptp_tx_its[191:0]

96ビット (10GE/25GE/50GE/100GE/200GE)

192ビット (400GE)

 TXパケット滞留時間計算に向けて入力タイムスタンプを提供します (イーサネット・レートが10GE/25GE/50GE/100GE/200GE/400GEの場合)。

タイムスタンプは、パケットがシステムに到着した時刻を表します。滞留時間を生成するため、TXパケットではこのタイムスタンプとパケットがシステムを離れた時刻を比較します。

  • TX MAC Avalon STクライアント・インターフェイスの場合、i_ptp_tx_its[95:0] は、TX有効 (i_tx_valid) 信号とTX SOP (i_tx_startofpacket) 信号の両方がアサートされている場合にのみ有効になります。
  • TX MACセグメント化クライアント・インターフェイスの場合、i_ptp_tx_its[95:0] は、TX有効 (i_tx_mac_valid) がアサートされ、i_tx_mac_inframe[7:0] にパケットの開始 (SOP) が含まれている場合にのみ有効になります。

    i_ptp_tx_its[191:96] は、TX有効 (i_tx_mac_valid) がアサートされ、i_tx_mac_inframe[15:8] にSOPが含まれている場合にのみ有効になります。

  • TX出力タイムスタンプがTX入力タイムスタンプより4秒大きい場合は、補正フィールドで更新される滞留時間値は有効ではありません。

セクションの内容
1ステップ動作のPTPフィールドオフセット

19 ルックアップ・テーブルには、PTPタイルアダプター・モジュールの Avalon®メモリーマップド・インターフェイスを介してアクセスすることができます。詳細は、PTP非対称遅延リコンフィグレーション・インターフェイス およびPTPピアツーピア平均パス遅延リコンフィグレーション・インターフェイス を参照してください。
レベル 2 の表題