インテルのみ表示可能 — GUID: qxl1640089098083
Ixiasoft
1. Video and Vision Processing Suiteについて
2. Video and Vision Processing IPのスタートガイド
3. Video and Vision Processing IPの機能の説明
4. Video and Vision Processing IPインターフェイス
5. Video and Vision Processing IPレジスター
6. Video and Vision Processing IPのソフトウェア・プログラミング・モデル
7. Protocol Converter Intel® FPGA IP
8. 3D LUT Intel® FPGA IP
9. AXI-Stream Broadcaster Intel® FPGA IP
10. Bits per Color Sample Adapter Intel FPGA IP
11. Chroma Key Intel® FPGA IP
12. Chroma Resampler Intel® FPGA IP
13. Clipper Intel® FPGA IP
14. Clocked Video Input Intel® FPGA IP
15. Clocked Video to Full-Raster Converter Intel® FPGA IP
16. Clocked Video Output Intel® FPGA IP
17. Color Space Converter Intel® FPGA IP
18. Deinterlacer Intel® FPGA IP
19. FIR Filter Intel® FPGA IP
20. Frame Cleaner Intel® FPGA IP
21. Full-Raster to Clocked Video Converter Intel® FPGA IP
22. Full-Raster to Streaming Converter Intel® FPGA IP
23. Genlock Controller Intel® FPGA IP
24. Generic Crosspoint Intel® FPGA IP
25. Genlock Signal Router Intel® FPGA IP
26. Guard Bands Intel® FPGA IP
27. Interlacer Intel® FPGA IP
28. Mixer Intel® FPGA IP
29. Parallel Converter Intel® FPGA IPのピクセル
30. Scaler Intel® FPGA IP
31. Stream Cleaner Intel® FPGA IP
32. Switch Intel® FPGA IP
33. Tone Mapping Operator Intel® FPGA IP
34. Test Pattern Generator Intel® FPGA IP
35. Video and Vision Monitor Intel FPGA IP
36. Video Frame Buffer Intel® FPGA IP
37. Video Frame Reader Intel FPGA IP
38. Video Frame Writer Intel FPGA IP
39. Video Streaming FIFO Intel® FPGA IP
40. Video Timing Generator Intel® FPGA IP
41. Warp Intel® FPGA IP
42. デザイン・セキュリティー
43. Video and Vision Processing Suiteユーザーガイドの文書改訂履歴
23.4.1. Genlockコントローラーのフリーランニングの実現 (初期化またはロックからリファレンス・クロックNまで)
23.4.2. リファレンス・クロックNへのロック (Genlock Controller IPフリーランニングから)
23.4.3. VCXOホールドオーバーの設定
23.4.4. Genlock Controller IPの再起動
23.4.5. リファレンス・クロックN Newへのロック (リファレンス・クロックN Oldへのロックから)
23.4.6. リファレンス・クロックまたはVCXOベース周波数への変更 (p50およびp59.94ビデオ・フォーマット間の切り替え、またはその逆)
23.4.7. リファレンス・クロックの妨害 (ケーブルの引っ張り)
インテルのみ表示可能 — GUID: qxl1640089098083
Ixiasoft
1.4. ライトIPと完全IPのバリアント
ほとんどのビデオおよびビジョン・プロセシングIPは、インテルFPGAストリーミング・ビデオ・プロトコルのフルバリアントとライトバリアントの両方をサポートしています。最終アプリケーションに最も適したプロトコルバリアント (IPのパラメーター設定) を選択する必要があります。 Warp IP、3D LUT IP、およびTMO IPは、プロトコルのライトバリアントのみを使用します。したがって、ストリーミング・インターフェイスを通じて制御情報を渡しません。
フルバリアントの場合、IPはストリーミング・インターフェイスを介してビデオデータとともに一部のコントロール情報を送信します。ライトバリアントの場合は、プロセッサー・インターフェイスを使用してすべてのコントロール情報をIPに書き込みます。
IPのフルバリアントを使用する場合でも、プロセッサー・インターフェイス経由でランタイム制御を選択できます (例えば、クリッパーオフセットやミキサー設定の更新用)。受信ビデオのサイズとタイプに関するコントロール情報は、ストリーム制御パケットを使用して常に自動的に処理されます。
ほとんどのIntel Video and Vision Processing IPでは、GUIでlite modeをオンまたはオフにできます。オフの場合、IPはフルバリアントです。プロトコル・コンバーターIPを使用して、IPのフルバリアントとライトバリアント間のインターフェイスを構築できます。ただし、ビデオ・パイプラインが1つのバージョンのプロトコルで標準化されている場合、システムデザインはより簡単になります。
完全とライトのどちらかを選択する場合は、次の利点を考慮してください。
完全IPバリアントの場合、
- 使いやすさ。IPのフルバリアントでは、システム・コントロールの多くの側面が自動的に処理されます。
- Video and Image Processing Suiteの相互運用性またはアップグレード性。Video and Image Processing Suite IPをベースにした既存システムをフルバリアントにインターフェイスまたは変更することの方がより簡単です。理由は、これらのシステムが同様の方法でビデオを処理するためです。
ライトIPバリアントの場合、
- 主にWarp IP、3D LUT IP、またはTMO IPのいずれかを使用するシステム、またはサードパーティーのAXI-Streamビデオ・ストリーミングIPとの相互運用性が必要なシステムの構築。Warp IP、3D LUT IP、およびTMO IPは、プロトコルのライトバリアントを使用し、ストリーミング・インターフェイス経由でコントロールを渡さないようにします。
- デバイス領域。ライトバリアントの場合、IPごとに100から200 ALMの削減が期待されます。
図 1. 完全とライトの利点に関するレーダー図例えば、ライトバリアントはデバイス領域 (下部領域) に優れています。
いずれかのバージョンのプロトコルでIPを再生成し、決定する前にシステム全体のfMAXと領域を比較します。