Video and Vision Processing Suite Intel® FPGA IPユーザーガイド

ダウンロード PDF
ID 683329
日付 6/26/2023
Public
ドキュメント目次
ドキュメント目次 x
1. Video and Vision Processing Suiteについて 2. Video and Vision Processing IPのスタートガイド 3. Video and Vision Processing IPの機能の説明 4. Video and Vision Processing IPインターフェイス 5. Video and Vision Processing IPレジスター 6. Video and Vision Processing IPのソフトウェア・プログラミング・モデル 7. Protocol Converter Intel® FPGA IP 8. 3D LUT Intel® FPGA IP 9. AXI-Stream Broadcaster Intel® FPGA IP 10. Bits per Color Sample Adapter Intel FPGA IP 11. Chroma Key Intel® FPGA IP 12. Chroma Resampler Intel® FPGA IP 13. Clipper Intel® FPGA IP 14. Clocked Video Input Intel® FPGA IP 15. Clocked Video to Full-Raster Converter Intel® FPGA IP 16. Clocked Video Output Intel® FPGA IP 17. Color Space Converter Intel® FPGA IP 18. Deinterlacer Intel® FPGA IP 19. FIR Filter Intel® FPGA IP 20. Frame Cleaner Intel® FPGA IP 21. Full-Raster to Clocked Video Converter Intel® FPGA IP 22. Full-Raster to Streaming Converter Intel® FPGA IP 23. Genlock Controller Intel® FPGA IP 24. Generic Crosspoint Intel® FPGA IP 25. Genlock Signal Router Intel® FPGA IP 26. Guard Bands Intel® FPGA IP 27. Interlacer Intel® FPGA IP 28. Mixer Intel® FPGA IP 29. Parallel Converter Intel® FPGA IPのピクセル 30. Scaler Intel® FPGA IP 31. Stream Cleaner Intel® FPGA IP 32. Switch Intel® FPGA IP 33. Tone Mapping Operator Intel® FPGA IP 34. Test Pattern Generator Intel® FPGA IP 35. Video and Vision Monitor Intel FPGA IP 36. Video Frame Buffer Intel® FPGA IP 37. Video Frame Reader Intel FPGA IP 38. Video Frame Writer Intel FPGA IP 39. Video Streaming FIFO Intel® FPGA IP 40. Video Timing Generator Intel® FPGA IP 41. Warp Intel® FPGA IP 42. デザイン・セキュリティー 43. Video and Vision Processing Suiteユーザーガイドの文書改訂履歴
1. Video and Vision Processing Suiteについて x
1.1. Video and Vision Processing IPの機能 1.2. デバイスファミリーのサポート 1.3. Video and Vision Processing IPのリリース情報 1.4. ライトIPと完全IPのバリアント 1.5. ビデオとビジョンの用語集
2. Video and Vision Processing IPのスタートガイド x
2.1. Video and Vision Processing IP評価のタイムアウト動作 2.2. Video and Vision Processing IPの生成 2.3. Video and Vision Processing IPのシミュレーション
3. Video and Vision Processing IPの機能の説明 x
3.1. 補助制御パケット 3.2. レイテンシー 3.3. IPのデバッグ機能 3.4. ストール動作とエラー回復 3.5. Avalonストリーミング・ビデオ・プロトコルとインテルFPGAストリーミング・ビデオ・プロトコルの比較
5. Video and Vision Processing IPレジスター x
5.1. Video and Vision Processing IP制御の例
7. Protocol Converter Intel® FPGA IP x
7.1. Protocol Converter IPについて 7.2. Protocol Converter IPのパラメーター 7.3. Protocol Converter IPの機能の説明 7.4. Protocol Converter IPのインターフェイス 7.5. Protocol Converter IPレジスター 7.6. Protocol Converter IPのソフトウェアAPI
7.1. Protocol Converter IPについて x
7.1.1. Protocol Converter IPのパフォーマンスとリソース
8. 3D LUT Intel® FPGA IP x
8.1. 3D LUT Intel® FPGA IPについて 8.2. 3D LUT IPのパラメーター 8.3. 3D LUT IPブロックの詳細 8.4. 3D LUT IPレジスター 8.5. 3D LUT IPのソフトウェアAPI
8.1. 3D LUT Intel® FPGA IPについて x
8.1.1. 3D LUT IPの機能 8.1.2. 3D LUT IPのパフォーマンスIPおよびリソース情報
8.3. 3D LUT IPブロックの詳細 x
8.3.1. 3D LUT IPのインターフェイス 8.3.2. 3D LUT IPレイテンシー
9. AXI-Stream Broadcaster Intel® FPGA IP x
9.1. AXI-Stream Broadcaster IPについて 9.2. AXI-Stream Broadcaster IPのパラメーター 9.3. AXI-Stream Broadcaster IPのインターフェイス
9.1. AXI-Stream Broadcaster IPについて x
9.1.1. AXI-Stream Broadcaster IPの機能 9.1.2. AXI-Stream Broadcaster IPのパフォーマンスとリソース
10. Bits per Color Sample Adapter Intel FPGA IP x
10.1. Bits per Color Sample Adapter IPについて 10.2. Bits per Color Sample Adapter IPのパラメーター 10.3. Bits per Color Sample Adapter IPのインターフェイス
10.1. Bits per Color Sample Adapter IPについて x
10.1.1. Bits per Color Sample Adapter IPのパフォーマンスとリソース
11. Chroma Key Intel® FPGA IP x
11.1. Chroma Key IPについて 11.2. Chroma Key IPのパラメーター 11.3. Chroma Key IPのインターフェイス 11.4. Chroma Keyの置き換え 11.5. Chroma Key IPレジスター 11.6. Chroma Key IPのソフトウェアAPI
11.1. Chroma Key IPについて x
11.1.1. Chroma Key IPのパフォーマンスとリソース
12. Chroma Resampler Intel® FPGA IP x
12.1. Chroma Resampler IPについて 12.2. Chroma Resampler IPのパラメーター 12.3. Chroma Resampler IPの機能の説明 12.4. Chroma Resampler IPレジスター 12.5. Chroma Resampler IPのソフトウェアAPI
12.1. Chroma Resampler IPについて x
12.1.1. Chroma Resamplerのパフォーマンスとリソース
12.3. Chroma Resampler IPの機能の説明 x
12.3.1. Chroma Resampler IPのインターフェイス
13. Clipper Intel® FPGA IP x
13.1. Clipper IPについて 13.2. Clipper IPのパラメーター 13.3. Clipper IPのインターフェイス 13.4. Clipper IPレジスター 13.5. Clipper IPのソフトウェアAPI
13.1. Clipper IPについて x
13.1.1. Clipper IPのパフォーマンスとリソース
14. Clocked Video Input Intel® FPGA IP x
14.1. Clocked Video Input IPについて 14.2. Clocked Video Input IPの初期化 14.3. Clocked Video Input IPのパラメーター 14.4. Clocked Video Input IPのインターフェイス 14.5. Clocked Video Input IPレジスター 14.6. Clocked Video Input IPのソフトウェアAPI
14.1. Clocked Video Input IPについて x
14.1.1. Clocked Video Input IPの機能 14.1.2. Clocked Video Input IPのパフォーマンスとリソース
15. Clocked Video to Full-Raster Converter Intel® FPGA IP x
15.1. Clocked Video to Full-Raster Converter IPについて 15.2. Clocked Video to Full-Raster Converterのパラメーター 15.3. Clocked Video to Full-Raster Converterのブロックの説明 15.4. Clocked Video Converter to Full-Raster IPレジスター
15.1. Clocked Video to Full-Raster Converter IPについて x
15.1.1. Clocked Video to Full-Raster Converterの機能 15.1.2. Clocked Video to Full-Raster Converterのパフォーマンスとリソース
15.3. Clocked Video to Full-Raster Converterのブロックの説明 x
15.3.1. Clocked Video to Full-Raster Converterのインターフェイス
16. Clocked Video Output Intel® FPGA IP x
16.1. Clocked Video Output IPについて 16.2. Clocked Video Output IPのパラメーター 16.3. Clocked Video Output IPの機能の説明 16.4. Clocked Video Output IPのインターフェイス 16.5. Clocked Video Output IPレジスター 16.6. Clocked Video Output IPのソフトウェアAPI
16.1. Clocked Video Output IPについて x
16.1.1. Clocked Video Output IPのパフォーマンスとリソース 16.1.2. Clocked Video Output IPの機能
17. Color Space Converter Intel® FPGA IP x
17.1. Color Space Converter IPについて 17.2. Color Space Converter IPのパラメーター 17.3. Color Space Converter IPの機能説明 17.4. Color Space Converter IPレジスター 17.5. Color Space Converter IPのソフトウェアAPI
17.1. Color Space Converter IPについて x
17.1.1. Color Space Converter IPの機能 17.1.2. Color Space Converter IPのパフォーマンスとリソース
17.3. Color Space Converter IPの機能説明 x
17.3.1. Color Space Converter IPのインターフェイス
18. Deinterlacer Intel® FPGA IP x
18.1. Deinterlacer IPについて 18.2. Deinterlacerのパラメーター 18.3. Deinterlacerのインターフェイス 18.4. Deinterlacer IPレジスター 18.5. Deinterlacer IPのソフトウェアAPI
18.1. Deinterlacer IPについて x
18.1.1. デインターレーサーのパフォーマンスとリソース
19. FIR Filter Intel® FPGA IP x
19.1. FIR Filterについて 19.2. FIR Filterのパラメーター 19.3. FIR Filter IPの動作 19.4. FIR Filterのインターフェイス 19.5. FIR Filterレジスター 19.6. FIR Filter IPのソフトウェアAPI
19.1. FIR Filterについて x
19.1.1. FIR Filter IPのパフォーマンスとリソース
19.3. FIR Filter IPの動作 x
19.3.1. FIR Filterの処理 19.3.2. FIR Filterの精度 19.3.3. FIR係数の仕様 19.3.4. FIR Filterの対称性 19.3.5. 結果出力データ型の変換
19.3.4. FIR Filterの対称性 x
19.3.4.1. 対称性なし 19.3.4.2. 水平対称 19.3.4.3. 垂直対称 19.3.4.4. 水平および垂直の対称性 19.3.4.5. 対角対称
20. Frame Cleaner Intel® FPGA IP x
20.1. Frame Cleaner IPについて 20.2. Frame Cleaner IPのパラメーター 20.3. Frame Cleaner IPの機能説明 20.4. Frame Cleaner IPのインターフェイス 20.5. Frame Cleaner IPレジスター 20.6. Frame Cleaner IPのソフトウェアAPI
20.1. Frame Cleaner IPについて x
20.1.1. Frame Cleaner IPのパフォーマンスとリソース
21. Full-Raster to Clocked Video Converter Intel® FPGA IP x
21.1. Full-Raster to Clocked Video Converterについて 21.2. Full Raster to Clocked Video Converterのパラメーター 21.3. Full-Raster to Clocked Video Converterブロックの説明 21.4. Full-Raster to Clocked Video Converterレジスター
21.1. Full-Raster to Clocked Video Converterについて x
21.1.1. Full-Raster to Clocked Video Converterの特徴 21.1.2. Full-Raster to Clocked Video Converterのパフォーマンスとリソース使用率
21.3. Full-Raster to Clocked Video Converterブロックの説明 x
21.3.1. Full Raster to Clocked Video Converterのインターフェイス
22. Full-Raster to Streaming Converter Intel® FPGA IP x
22.1. Full-Raster to Streaming Converter IPについて 22.2. Full-Raster to Streaming Converterのパラメーター 22.3. Full-Raster to Streaming Converterのブロックの説明
22.1. Full-Raster to Streaming Converter IPについて x
22.1.1. Full-Raster to Streaming Converterの特徴 22.1.2. Full-Raster to Streaming Converterのパフォーマンスとリソース使用率
22.3. Full-Raster to Streaming Converterのブロックの説明 x
22.3.1. Full-Raster to Streaming Converterのインターフェイス
23. Genlock Controller Intel® FPGA IP x
23.1. Genlock Controller IPについて 23.2. Genlock Controller IPのパラメーター 23.3. Genlock Controller IPの機能説明 23.4. Genlock Controller IPソフトウェアの使用 23.5. Genlock Controller IPレジスター 23.6. Genlock Controller IPのソフトウェアAPI
23.1. Genlock Controller IPについて x
23.1.1. Genlock Controller IPのパフォーマンスとリソース
23.3. Genlock Controller IPの機能説明 x
23.3.1. Genlock Controller IPのインターフェイス
23.4. Genlock Controller IPソフトウェアの使用 x
23.4.1. Genlockコントローラーのフリーランニングの実現 (初期化またはロックからリファレンス・クロックNまで) 23.4.2. リファレンス・クロックNへのロック (Genlock Controller IPフリーランニングから) 23.4.3. VCXOホールドオーバーの設定 23.4.4. Genlock Controller IPの再起動 23.4.5. リファレンス・クロックN Newへのロック (リファレンス・クロックN Oldへのロックから) 23.4.6. リファレンス・クロックまたはVCXOベース周波数への変更 (p50およびp59.94ビデオ・フォーマット間の切り替え、またはその逆) 23.4.7. リファレンス・クロックの妨害 (ケーブルの引っ張り)
24. Generic Crosspoint Intel® FPGA IP x
24.1. Generic Crosspoint IPについて 24.2. Generic Crosspoint IPのパラメーター 24.3. Generic Crosspoint IPのインターフェイス 24.4. Generic Crosspoint IPレジスター 24.5. Generic Crosspoint IPのソフトウェアAPI
24.1. Generic Crosspoint IPについて x
24.1.1. Generic Crosspoint IPの特徴 24.1.2. Generic Crosspointのパフォーマンスとリソース
25. Genlock Signal Router Intel® FPGA IP x
25.1. Genlock Signal Router IPについて 25.2. Genlock Signal Router IPのパラメーター 25.3. Genlock Signal Router IPのインターフェイス 25.4. Genlock Signal Router IPレジスター 25.5. Genlock Signal Router IPのソフトウェアAPI
25.1. Genlock Signal Router IPについて x
25.1.1. Genlock Signal Router IPの機能 25.1.2. Genlock Signal Router IPのパフォーマンスとリソース
26. Guard Bands Intel® FPGA IP x
26.1. Guard Bands IPについて 26.2. Guard Bands IPのパラメーター 26.3. Guard Bands IPのインターフェイス 26.4. Guard Bands IPレジスター 26.5. Guard Bands IPのソフトウェアAPI
26.1. Guard Bands IPについて x
26.1.1. Guard Bands IPのパフォーマンスとリソース
27. Interlacer Intel® FPGA IP x
27.1. Interlacer IPについて 27.2. Interlacer IPのパラメーター 27.3. Interlacer IPの機能の説明 27.4. Interlacer IPレジスター 27.5. Interlacer IPのソフトウェアAPI
27.1. Interlacer IPについて x
27.1.1. Interlacer IPのパフォーマンスとリソース
27.3. Interlacer IPの機能の説明 x
27.3.1. Interlacer IPのインターフェイス
28. Mixer Intel® FPGA IP x
28.1. Mixer IPについて 28.2. Mixer IPのパラメーター 28.3. Mixer IPの機能の説明 28.4. Mixer IPレジスター 28.5. Mixer IPのソフトウェアAPI
28.1. Mixer IPについて x
28.1.1. Mixer IPのパフォーマンスとリソース
28.3. Mixer IPの機能の説明 x
28.3.1. Mixer IPのインターフェイス
29. Parallel Converter Intel® FPGA IPのピクセル x
29.1. Parallel Converter IPのピクセルについて 29.2. Parallel Converter IPパラメーターのピクセル 29.3. Parallel Converterインターフェイスのピクセル 29.4. Parallel Converterレジスターのピクセル 29.5. Parallel Converter IPのピクセルのソフトウェアAPI
29.1. Parallel Converter IPのピクセルについて x
29.1.1. Parallel Converter IPのピクセルのパフォーマンスとリソース
30. Scaler Intel® FPGA IP x
30.1. Scalerについて 30.2. Scaler IPのパラメーター 30.3. Scaler IPの機能の説明 30.4. Scaler IPレジスター 30.5. Scaler IPのソフトウェアAPI
30.1. Scalerについて x
30.1.1. Scaler IPのパフォーマンスとリソース
30.2. Scaler IPのパラメーター x
30.2.1. スケーラーの最大解像度
30.3. Scaler IPの機能の説明 x
30.3.1. 係数の選択 30.3.2. 係数の量子化 30.3.3. エッジ境界でのフィルター動作 30.3.4. 部分的なフレーム・スケーリング 30.3.5. 422および420クロマ・サンプルデータのスケーリング 30.3.6. Scaler IPのインターフェイス
30.3.1. 係数の選択 x
30.3.1.1. Scaler IPのランタイム係数の更新
31. Stream Cleaner Intel® FPGA IP x
31.1. Stream Cleaner IPについて 31.2. Stream Cleaner IPパラメーター 31.3. Stream Cleaner IPの機能説明
31.1. Stream Cleaner IPについて x
31.1.1. Stream Cleaner IPのパフォーマンスとリソース
31.3. Stream Cleaner IPの機能説明 x
31.3.1. Stream Cleaner IPのインターフェイス
32. Switch Intel® FPGA IP x
32.1. Switch IPについて 32.2. Switch IPのパラメーター 32.3. Switch IPの機能の説明 32.4. Switch IPレジスター 32.5. Switch IPのソフトウェアAPI
32.1. Switch IPについて x
32.1.1. Switch IPのパフォーマンスとリソース
32.3. Switch IPの機能の説明 x
32.3.1. Switch IPのレイテンシー 32.3.2. Switch IPのインターフェイス
33. Tone Mapping Operator Intel® FPGA IP x
33.1. Tone Mapping Operator IPについて 33.2. TMO IPのパラメーター 33.3. TMO IPのブロックの説明 33.4. TMO IPレジスター 33.5. TMO IPのソフトウェアAPI
33.1. Tone Mapping Operator IPについて x
33.1.1. TMO IPの機能 33.1.2. TMO IPのパフォーマンスとリソース使用率
33.3. TMO IPのブロックの説明 x
33.3.1. TMO IPのインターフェイス 33.3.2. TMO IPレイテンシー
34. Test Pattern Generator Intel® FPGA IP x
34.1. Test Pattern Generator IPについて 34.2. Test Pattern Generator IPのパラメーター 34.3. Test Pattern Generator IPの機能の説明 34.4. Test Pattern Generator IPレジスター 34.5. Test Pattern Generator IPのソフトウェアAPI
34.1. Test Pattern Generator IPについて x
34.1.1. Test Pattern Generator IPのパフォーマンスとリソース
34.3. Test Pattern Generator IPの機能の説明 x
34.3.1. Test Pattern Generator IPのインターフェイス
35. Video and Vision Monitor Intel FPGA IP x
35.1. Video and Vision Monitor IPについて 35.2. Video and Vision Monitor IPのパラメーター 35.3. Video and Vision Monitor IPの機能の説明 35.4. Video and Vision Monitor IPレジスター 35.5. Video and Vision MonitorのソフトウェアAPI
35.1. Video and Vision Monitor IPについて x
35.1.1. Video and Vision Monitor IPのパフォーマンスとリソース
35.3. Video and Vision Monitor IPの機能の説明 x
35.3.1. Video and Vision Monitor IPのインターフェイス
36. Video Frame Buffer Intel® FPGA IP x
36.1. Video Frame Buffer IPについて 36.2. Video Frame Buffer IPのパラメーター 36.3. Video Frame Buffer IPの機能の説明 36.4. Video Frame Buffer IPレジスター 36.5. Video Frame Buffer IPのソフトウェアAPI
36.1. Video Frame Buffer IPについて x
36.1.1. Video Frame Bufferのパフォーマンスとリソース
36.3. Video Frame Buffer IPの機能の説明 x
36.3.1. Video Frame Buffer IPのインターフェイス
37. Video Frame Reader Intel FPGA IP x
37.1. Video Frame Reader IPについて 37.2. Video Frame Reader IPのパラメーター 37.3. Video Frame Reader IPの機能の説明 37.4. Video Frame Reader IPのレジスター 37.5. Video Frame Reader IPのソフトウェアAPI
37.1. Video Frame Reader IPについて x
37.1.1. Video Frame Reader IPのパフォーマンスとリソース
37.3. Video Frame Reader IPの機能の説明 x
37.3.1. Video Frame Reader IPのインターフェイス
38. Video Frame Writer Intel FPGA IP x
38.1. Video Buffer Writer IPについて 38.2. Video Frame Writer IPのパラメーター 38.3. Video Frame Writer IPの機能の説明 38.4. Video Frame Writer IPレジスター 38.5. Video Frame Writer IPのソフトウェアAPI
38.1. Video Buffer Writer IPについて x
38.1.1. Video Frame Writer IPのパフォーマンスとリソース
38.3. Video Frame Writer IPの機能の説明 x
38.3.1. Video Frame Writer IPのインターフェイス
39. Video Streaming FIFO Intel® FPGA IP x
39.1. Video Streaming FIFO IPについて 39.2. Video Streaming FIFO IPのパラメーター 39.3. Video Streaming FIFO IPのインターフェイス
39.1. Video Streaming FIFO IPについて x
39.1.1. Video Streaming FIFO IPのパフォーマンスとリソース
40. Video Timing Generator Intel® FPGA IP x
40.1. Video Timing Generator IPについて 40.2. Video Timing Generator IPのパラメーター 40.3. Video Timing Generator IPの機能の説明 40.4. Video Timing Generator IPのインターフェイス 40.5. Video Timing Generator IPレジスター 40.6. Video Timing Generator IPのソフトウェアAPI
40.1. Video Timing Generator IPについて x
40.1.1. Video Timing Generator IPの機能 40.1.2. Video Timing Generator IPのパフォーマンスとリソース
41. Warp Intel® FPGA IP x
41.1. Warp IPについて 41.2. Warp IPのパラメーター 41.3. Warp IPのブロックの説明 41.4. Warp IPレジスター 41.5. Warp IPのソフトウェアAPI
41.1. Warp IPについて x
41.1.1. Warp IPの機能 41.1.2. Warp IPのパフォーマンスとリソース使用率
41.3. Warp IPのブロックの説明 x
41.3.1. ブロック・キャッシュ・ツール 41.3.2. Warp IPのインターフェイス 41.3.3. Warp IPのレイテンシー 41.3.4. Warp IPの外部メモリー
41.5. Warp IPのソフトウェアAPI x
41.5.1. Warp IPソフトウェアの使用 41.5.2. Warp IPのソフトウェアのコード例
42. デザイン・セキュリティー x
42.1. メモリー・サブシステム 42.2. デザイン・セキュリティーの考慮
1. Video and Vision Processing Suiteについて
2. Video and Vision Processing IPのスタートガイド
3. Video and Vision Processing IPの機能の説明
4. Video and Vision Processing IPインターフェイス
5. Video and Vision Processing IPレジスター
6. Video and Vision Processing IPのソフトウェア・プログラミング・モデル
7. Protocol Converter Intel® FPGA IP
8. 3D LUT Intel® FPGA IP
9. AXI-Stream Broadcaster Intel® FPGA IP
10. Bits per Color Sample Adapter Intel FPGA IP
11. Chroma Key Intel® FPGA IP
12. Chroma Resampler Intel® FPGA IP
13. Clipper Intel® FPGA IP
14. Clocked Video Input Intel® FPGA IP
15. Clocked Video to Full-Raster Converter Intel® FPGA IP
16. Clocked Video Output Intel® FPGA IP
17. Color Space Converter Intel® FPGA IP
18. Deinterlacer Intel® FPGA IP
19. FIR Filter Intel® FPGA IP
20. Frame Cleaner Intel® FPGA IP
21. Full-Raster to Clocked Video Converter Intel® FPGA IP
22. Full-Raster to Streaming Converter Intel® FPGA IP
23. Genlock Controller Intel® FPGA IP
24. Generic Crosspoint Intel® FPGA IP
25. Genlock Signal Router Intel® FPGA IP
26. Guard Bands Intel® FPGA IP
27. Interlacer Intel® FPGA IP
28. Mixer Intel® FPGA IP
29. Parallel Converter Intel® FPGA IPのピクセル
30. Scaler Intel® FPGA IP
31. Stream Cleaner Intel® FPGA IP
32. Switch Intel® FPGA IP
33. Tone Mapping Operator Intel® FPGA IP
34. Test Pattern Generator Intel® FPGA IP
35. Video and Vision Monitor Intel FPGA IP
36. Video Frame Buffer Intel® FPGA IP
37. Video Frame Reader Intel FPGA IP
38. Video Frame Writer Intel FPGA IP
39. Video Streaming FIFO Intel® FPGA IP
40. Video Timing Generator Intel® FPGA IP
41. Warp Intel® FPGA IP
42. デザイン・セキュリティー
43. Video and Vision Processing Suiteユーザーガイドの文書改訂履歴

40.2. Video Timing Generator IPのパラメーター

IPはコンパイル時パラメーターを提供します。IPのGUIでは、コンパイル時パラメーターが4つのタブに分かれています。IPをビルドした後は、ビルド・パラメーターを変更することはできません。ただし、プロセッサー・インターフェイスを使用して他のすべてのパラメーターを変更できます。

これらのパラメーターはビルド時に固定され、IPをリコンパイルすることによってのみ変更できます。

表 764.  ビルド・パラメーター
  許容範囲 説明
Video Settings
Number of pixels in parallel 1～8 並列ピクセル数を選択します。
Number of color planes 1～4 ピクセルあたりのカラープレーンの数を選択します。
Bits per color sample 6～16 カラーサンプルごとのビット数を選択します。
Output Type AXI4-S FRまたはCV 出力バスのタイプを選択します。
AXI4-S FR interface TREADY 101 TrueまたはFalse

フルラスター・インターフェイスに tReady 信号を含めるには、Trueを選択します。

tReady 信号を削除するには、Falseを選択します。

CV Timing Signals 102 Sync、Blank、またはBoth 出力CVバスに含めるタイミング信号を選択します。
Control Settings
Memory-Mapped Control Interface TrueまたはFalse

Trueを選択すると、プロセッサー・インターフェイスと関連信号がイネーブルになります。

Falseの場合、IPはプロセッサー・インターフェイスを削除し、すべてのプロセッサー・レジスターはデフォルト値を使用します。

Frequency of CPU Clock 103 1～1000000000 プロセッサー・クロックの周波数 (Hz)
General Settings
Timing Word Alignment

Any

または

PIP-Aligned Only

Anyを選択すると、ラスターの寸法と並列ピクセル数に制限はありません。

PIP-Aligned Onlyの場合、すべてのタイミング・パラメーターは、並列ピクセル値の整数倍である必要があります。

Hard frame lock support TrueまたはFalse

ハード・フレーム・ロックをオンにするには、Trueを選択します。

Falseの場合、IPはすべてのフレーム・ロック・サポートを削除します。

Soft frame lock support TrueまたはFalse

ソフト・フレーム・ロックのサポートをイネーブルするには、Trueを選択します。104

Falseの場合、IPはソフト・フレーム・ロックのサポートを削除します。

Variable refresh rate support TrueまたはFalse

可変リフレッシュ・レートのサポートをイネーブルするには、Trueを選択します。

Falseの場合、IPは可変リフレッシュ・レートのサポートを削除します。

Horizontal counter bits 4～16

ラスターの最大幅を表すために必要なバイナリービットの数。

例えば、4096幅の場合は13に設定します。
Vertical counter bits 4～16

ラスターの最大の高さを表すために必要なバイナリービットの数。

例えば、高さ2048のラスターの場合は12に設定します。
Number of pulses 0～8

IPが生成できる追加の汎用パルスの数。

パルスが追加されるたびに、このIPのゲート数が増加します。

0の場合、Default Pulse Configuration GUIはオフになります。

図 88. ビルド・パラメーターGUI
表 765.   Default Mode Configuration

IPがリセットされると、Default Mode ConfigurationパラメーターがIPに適用されます。これらは、IPをリコンパイルすることなく、プロセッサー・インターフェイスを使用してランタイム時に変更できます。
  許容範囲 説明
Blanking Type BlankまたはSync

出力のhおよびvタイミング信号のスタイルを設定します。

フルラスター・バリアントでは、フルラスター・コントロール・ワードのSYNC MODEビットは、blankスタイルのタイミングを示すために「1」に設定され、syncスタイルを示すために「0」に設定されます。

クロック・ビデオ・インターフェイスに対してblankスタイルが選択されている場合、IPはhBlank信号とvBlank信号のみを駆動します。

クロック・ビデオ・インターフェイスに対してsyncスタイルが選択されている場合、IPはクロックビデオhSyncおよびCV vSync信号のみを駆動します。

Black Value、color plane 0 0～65535 このカラープレーンの「黒」の初期値
Black Value、color plane 1 105 0～65535 このカラープレーンの「黒」の初期値
Black Value、color plane 2 105 0～65535 このカラープレーンの「黒」の初期値
Black Value、color plane 3 105 0～65535 このカラープレーンの「黒」の初期値
Frame lock mode

Freerunning、

Frame Lock、

Variable Refresh Rate

 フレームロックの初期スタイル。Frame LockおよびVariable Refresh Rateについては、適切なBuildパラメーターをオンにする必要があります。
Soft frame lock 106 TrueまたはFalse ソフト・フレーム・ロックの場合はTrueを選択します。ハード・フレーム・ロックの場合はFalseを選択します。
Frame start signal type 107 PulseまたはToggle

Pulseを選択すると、IPはフレーム開始入力信号をパルスとして処理します。IPは信号の立ち上がりエッジを使用してフレームの開始を示します。

Toggleを選択すると、IPはフレーム開始入力信号をトグルとして処理します。信号の両方のエッジを使用してフレームの開始を示します。

Frame start max allowed jitter 108 0～127

フレーム開始入力信号の発生によってラスターが再起動されない、予想されるフレーム開始位置の両側のビデオ・クロックサイクル数。

フレーム開始入力信号が予想される時点からこのビデオ・クロックサイクル数を超えて発生した場合、IPは出力ラスターを再起動します。
Soft lock frame start ignore 0～127

Soft frame lockでTrue を選択した場合、このパラメーターはフレーム開始入力信号を無視するライン数を指定します。

ソフトロックをオフにすると使用されません。
Soft lock frame start adjust 109 0～127

Soft frame lockでTrueを選択した場合、このパラメーターは無視行を含むソフトロックに使用される行の総数を指定します。

Soft frame lockをfalseに設定した場合は使用されません。

VRR Line Mode 110 TrueまたはFalse

Frame Lock ModeでVariable Refresh Rateを選択し、このパラメーターでTrueを選択すると、IPはアクティブピクセルを生成した後、フレーム開始入力信号が検出されるまでブランキングの行全体を生成し続けます。

Frame Lock ModeでVariable Refresh Rateを選択し、このパラメーターでFalseを選択すると、フレームの最後のアクティブラインが完了したときにIPはラスターの生成を停止します。IPはフレーム開始入力信号を検出すると出力を再開します。

Frame Lock ModeでVariable Refreshを選択しない場合は使用されません。

図 89. Default Mode Configuration GUI
表 766.   Default Timing Configuration

IPがリセットされると、Default Timing ConfigurationパラメーターがIPに適用されます。これらは、IPをリコンパイルすることなく、プロセッサー・インターフェイスを使用してランタイム時に変更できます。
パラメーター 許容範囲 111 112 説明
Dimensions
Default value for HRESET 0～Hmax

Frame Lock ModeでFrame lockを選択した場合、このパラメーターは、IPがフレーム開始入力信号を予想する際の水平座標になります。

フレームロックがオフの場合は使用されません。
Default value for VRESET 0～Vmax

Frame Lock ModeでFrame lockを選択した場合、このパラメーターは、フレーム開始入力信号が予想される際の垂直座標になります。

フレームロックがオフの場合は使用されません。
Default value for HTOTAL 0～Hmax 現在のラスターの幅 (ピクセル単位)
Default value for VTOTAL 0～Vmax 現在のラスターの幅 (ピクセル単位)
Blank Timing
Default value for HB_END 0～Hmax 水平ブランキング後のアクティブビデオの最初のピクセル。ブランキングは常にピクセル0から始まります。
Default value for V1B_START 0～Vmax フィールド1 (インターレースの場合) およびプログレッシブ・フレームの垂直ブランキングの最初の行
Default value for V1B_END 0～Vmax フィールド1 (インターレースの場合) およびプログレッシブ・フレームの垂直ブランキング後のアクティブビデオの最初の行
Default value for V2B_START 0～Vmax フィールド2の垂直ブランキングの最初の行 (インターレースの場合)
Default value for V2B_END 0～Vmax フィールド2の垂直ブランキング後のアクティブビデオの最初の行 (インターレースの場合)
Field Timing
Default value for F1_START 0～Vmax f=0の最初の行
Default value for F2_START 0～Vmax f=1の最初の行
Sync Timing
Default value for HS_START 0～Hmax 水平同期の最初のピクセル
Default value for HS_END 0～Hmax 水平同期後の最初のピクセル
Default value for V1S_VSTART 0～Vmax フィールド1 (インターレースの場合) およびプログレッシブ・フレームの垂直同期の最初のピクセルの垂直座標
Default value for V1S_HSTART 0～Hmax フィールド1 (インターレースの場合) およびプログレッシブ・フレームのvsyncの最初のピクセルの水平座標
Default value for V1S_VEND 0～Vmax フィールド1 (インターレースの場合) およびプログレッシブ・フレームの垂直同期後の最初のアクティブ ピクセルの垂直座標
Default value for V1S_HEND 0～Hmax フィールド1 (インターレースの場合) およびプログレッシブ・フレームのvsync後の最初のアクティブピクセルの水平座標
Default value for V2S_VSTART 0～Vmax フィールド2の垂直同期の最初のピクセルの垂直座標 (インターレースの場合)
Default value for V2S_HSTART 0～Hmax フィールド2のvsyncの最初のピクセルの水平座標 (インターレースの場合)
Default value for V2S_VEND 0～Vmax フィールド2の垂直同期後の最初のアクティブピクセルの垂直座標 (インターレースの場合)
Default value for V2S_HEND 0～Hmax フィールド2のvsync後の最初のアクティブピクセルの水平座標 (インターレースの場合)
図 90. Default Timing Configuration GUI
表 767.  Default Pulse Configuration

IPがリセットされると、Default Pulse ConfigurationパラメーターがIPに適用されます。これらは、IPをリコンパイルすることなく、プロセッサー・インターフェイスを使用してランタイム時に変更できます。

各出力には1セットのパラメーターがあります。Build Parameter タブのNumber of Pulsesが0の場合、このGUIは使用できません。

パラメーター 許容範囲 説明
Default value for PULSEn_VSTART 0～Vmax パルスの最初のピクセルの垂直座標
Default value for PULSEn_HSTART 0～Hmax パルスの最初のピクセルの水平座標
Default value for PULSEn_VEND 0～Vmax パルス後の最初のアクティブピクセルの垂直座標
Default value for PULSEn_ HEND 0～Hmax パルス後の最初のアクティブピクセルの水平座標
図 91. Default Pulse Configuration GUI
101

このパラメーターは、Output TypeとしてAXI4-S FRを選択した場合にのみ使用できます。

102

このパラメーターは、Output TypeにCVを選択した場合にのみ使用できます。

103

このパラメーターは、Memory-Mapped Control InterfaceでTrueを選択した場合にのみ使用できます。

104

ソフト・フレーム・ロックを正しく動作させるには、ハード・フレーム・ロックもTrueにする必要があります。

105

このパラメーターは、カラープレーンが存在する場合にのみ使用できます。Build ParameterタブのNumber of color planesを参照してください。

106

このパラメーターは、Frame Lock ModeでFrame lockを選択した場合にのみ使用できます。

107

このパラメーターは、Frame Lock ModeでFrame lockまたはVariable refresh rateを選択した場合にのみ使用できます。

108

このパラメーターは、Frame Lock ModeでFrame lockを選択した場合にのみ使用できます。

109

このパラメーターは、Soft Frame LockでTrueを選択した場合にのみ使用できます。

110

このパラメーターは、Frame Lock ModeでVariable refresh rateを選択した場合にのみ使用できます。

111

Vmax = (2^ 垂直カウンタービット) - 1

112

Hmax = (2^ 水平カウンタービット) - 1

レベル 2 の表題