インテルのみ表示可能 — GUID: gvz1618926059132
Ixiasoft
1. Video and Vision Processing Suiteについて
2. Video and Vision Processing IPのスタートガイド
3. Video and Vision Processing IPの機能の説明
4. Video and Vision Processing IPインターフェイス
5. Video and Vision Processing IPレジスター
6. Video and Vision Processing IPのソフトウェア・プログラミング・モデル
7. Protocol Converter Intel® FPGA IP
8. 3D LUT Intel® FPGA IP
9. AXI-Stream Broadcaster Intel® FPGA IP
10. Bits per Color Sample Adapter Intel FPGA IP
11. Chroma Key Intel® FPGA IP
12. Chroma Resampler Intel® FPGA IP
13. Clipper Intel® FPGA IP
14. Clocked Video Input Intel® FPGA IP
15. Clocked Video to Full-Raster Converter Intel® FPGA IP
16. Clocked Video Output Intel® FPGA IP
17. Color Space Converter Intel® FPGA IP
18. Deinterlacer Intel® FPGA IP
19. FIR Filter Intel® FPGA IP
20. Frame Cleaner Intel® FPGA IP
21. Full-Raster to Clocked Video Converter Intel® FPGA IP
22. Full-Raster to Streaming Converter Intel® FPGA IP
23. Genlock Controller Intel® FPGA IP
24. Generic Crosspoint Intel® FPGA IP
25. Genlock Signal Router Intel® FPGA IP
26. Guard Bands Intel® FPGA IP
27. Interlacer Intel® FPGA IP
28. Mixer Intel® FPGA IP
29. Parallel Converter Intel® FPGA IPのピクセル
30. Scaler Intel® FPGA IP
31. Stream Cleaner Intel® FPGA IP
32. Switch Intel® FPGA IP
33. Tone Mapping Operator Intel® FPGA IP
34. Test Pattern Generator Intel® FPGA IP
35. Video and Vision Monitor Intel FPGA IP
36. Video Frame Buffer Intel® FPGA IP
37. Video Frame Reader Intel FPGA IP
38. Video Frame Writer Intel FPGA IP
39. Video Streaming FIFO Intel® FPGA IP
40. Video Timing Generator Intel® FPGA IP
41. Warp Intel® FPGA IP
42. デザイン・セキュリティー
43. Video and Vision Processing Suiteユーザーガイドの文書改訂履歴
23.4.1. Genlockコントローラーのフリーランニングの実現 (初期化またはロックからリファレンス・クロックNまで)
23.4.2. リファレンス・クロックNへのロック (Genlock Controller IPフリーランニングから)
23.4.3. VCXOホールドオーバーの設定
23.4.4. Genlock Controller IPの再起動
23.4.5. リファレンス・クロックN Newへのロック (リファレンス・クロックN Oldへのロックから)
23.4.6. リファレンス・クロックまたはVCXOベース周波数への変更 (p50およびp59.94ビデオ・フォーマット間の切り替え、またはその逆)
23.4.7. リファレンス・クロックの妨害 (ケーブルの引っ張り)
インテルのみ表示可能 — GUID: gvz1618926059132
Ixiasoft
33.3. TMO IPのブロックの説明
このIPでは、RGB形式のビデオ入力をインテルFPGAビデオ・ストリーミング・インターフェイスとして受け入れ、画像コンテンツ (ローカルおよびグローバル) を統計的に解析し、輝度範囲を動的に拡張して全体的な画像コントラストを向上させます。このIPでは、入力ビデオフレーム画像を明るく詳細な画像に拡張します。
図 78. TMO IPの高レベルのブロック図
TMO IPは、ビデオ・プロセシング、メモリー、および制御用の複数のブロックで構成されています。ビデオデータパスには、輝度抽出器、画像統計計算機、ソフトプロセッサーベースのマッピングLUTジェネレーター、CPUレジスター・インターフェイス、コントラスト強化エンジン、および画像エンハンサーが含まれます。
輝度エクストラクターは、RGB入力フレームを受け取り、解析して輝度を抽出します。画像統計計算機は、ビデオフレームに含まれる輝度情報を受け取り、入力ビデオフレームのコントラスト情報に関するグローバルおよびローカルの統計パラメーターのセットを提供します。
IPは、ビデオフレーム上のさまざまな領域にある入力画像に関するローカル情報を収集し、調整が必要なビデオフレーム内の領域のコントラストを適切に強化するために必要な粒度を提供します。
ソフトプロセッサーベースのマッピングLUTジェネレーターは、画像統計計算ブロックから収集されたデータを取得し、マッピング転送関数のセットを生成します。IPは、リソース使用率フットプリントを削減するために、マッピング転送関数をLUTに一時的に格納します。
コントラスト強化エンジンでは、ビデオフレームの異なる領域にさまざまな量のマッピング転送関数を適用し、調整が必要なフレーム内の領域のコントラストを適切に強化するために必要な粒度を提供します。TMO IPでは、外部のビデオフレーム・バッファーを使用しません。したがって、IPが現在のフレームに適用するコントラスト強化プロセスでは、前のビデオフレームから収集した統計情報が使用されます。
画像エンハンサーでは、入力ビデオフレームから収集された画像静的情報を取得し、生成されたマッピング転送関数を使用して、輝度範囲を強化します。画像エンハンサーは、入力RGBデータに適用する重みのセットを計算し、コントラストが強化されたRGB出力ビデオストリームを生成します。
マッピングLUTジェネレーターとして使用されるエンベデッドNios® V/gプロセッサーは、TMO IPの一部としてパッケージ化されており、ユーザーは直接アクセスできません。外部のAvalonメモリーマップド・プロセッサー制御インターフェイスを使用すると、TMO IPを操作してコンフィグレーションし、コントロール・レジスターにアクセスすることができます。一連のソフトウェアAPIを使用すると、IPを簡単にコンフィグレーションして操作できます。これは、抽象化のレベルが高いためです。
インテルQuartus Prime開発ソフトウェアでデザインをコンパイルするには、Nios Vプロセッサーの無料ライセンスを取得する必要があります。
図 79. タイルベースのヒストグラム生成のグラフィカルな説明この図では、タイルの境界を明示的に表す、タイルベースのアプローチのグラフィカルな説明を示しています。TMO IPを動作させるとき、タイルの境界は表示されません。この図では、IPの動作を示すためにのみ、タイルの境界を示しています。
