Video and Vision Processing Suite Intel® FPGA IPユーザーガイド

ダウンロード PDF
ID 683329
日付 6/26/2023
Public
ドキュメント目次
ドキュメント目次 x
1. Video and Vision Processing Suiteについて 2. Video and Vision Processing IPのスタートガイド 3. Video and Vision Processing IPの機能の説明 4. Video and Vision Processing IPインターフェイス 5. Video and Vision Processing IPレジスター 6. Video and Vision Processing IPのソフトウェア・プログラミング・モデル 7. Protocol Converter Intel® FPGA IP 8. 3D LUT Intel® FPGA IP 9. AXI-Stream Broadcaster Intel® FPGA IP 10. Bits per Color Sample Adapter Intel FPGA IP 11. Chroma Key Intel® FPGA IP 12. Chroma Resampler Intel® FPGA IP 13. Clipper Intel® FPGA IP 14. Clocked Video Input Intel® FPGA IP 15. Clocked Video to Full-Raster Converter Intel® FPGA IP 16. Clocked Video Output Intel® FPGA IP 17. Color Space Converter Intel® FPGA IP 18. Deinterlacer Intel® FPGA IP 19. FIR Filter Intel® FPGA IP 20. Frame Cleaner Intel® FPGA IP 21. Full-Raster to Clocked Video Converter Intel® FPGA IP 22. Full-Raster to Streaming Converter Intel® FPGA IP 23. Genlock Controller Intel® FPGA IP 24. Generic Crosspoint Intel® FPGA IP 25. Genlock Signal Router Intel® FPGA IP 26. Guard Bands Intel® FPGA IP 27. Interlacer Intel® FPGA IP 28. Mixer Intel® FPGA IP 29. Parallel Converter Intel® FPGA IPのピクセル 30. Scaler Intel® FPGA IP 31. Stream Cleaner Intel® FPGA IP 32. Switch Intel® FPGA IP 33. Tone Mapping Operator Intel® FPGA IP 34. Test Pattern Generator Intel® FPGA IP 35. Video and Vision Monitor Intel FPGA IP 36. Video Frame Buffer Intel® FPGA IP 37. Video Frame Reader Intel FPGA IP 38. Video Frame Writer Intel FPGA IP 39. Video Streaming FIFO Intel® FPGA IP 40. Video Timing Generator Intel® FPGA IP 41. Warp Intel® FPGA IP 42. デザイン・セキュリティー 43. Video and Vision Processing Suiteユーザーガイドの文書改訂履歴
1. Video and Vision Processing Suiteについて x
1.1. Video and Vision Processing IPの機能 1.2. デバイスファミリーのサポート 1.3. Video and Vision Processing IPのリリース情報 1.4. ライトIPと完全IPのバリアント 1.5. ビデオとビジョンの用語集
2. Video and Vision Processing IPのスタートガイド x
2.1. Video and Vision Processing IP評価のタイムアウト動作 2.2. Video and Vision Processing IPの生成 2.3. Video and Vision Processing IPのシミュレーション
3. Video and Vision Processing IPの機能の説明 x
3.1. 補助制御パケット 3.2. レイテンシー 3.3. IPのデバッグ機能 3.4. ストール動作とエラー回復 3.5. Avalonストリーミング・ビデオ・プロトコルとインテルFPGAストリーミング・ビデオ・プロトコルの比較
5. Video and Vision Processing IPレジスター x
5.1. Video and Vision Processing IP制御の例
7. Protocol Converter Intel® FPGA IP x
7.1. Protocol Converter IPについて 7.2. Protocol Converter IPのパラメーター 7.3. Protocol Converter IPの機能の説明 7.4. Protocol Converter IPのインターフェイス 7.5. Protocol Converter IPレジスター 7.6. Protocol Converter IPのソフトウェアAPI
7.1. Protocol Converter IPについて x
7.1.1. Protocol Converter IPのパフォーマンスとリソース
8. 3D LUT Intel® FPGA IP x
8.1. 3D LUT Intel® FPGA IPについて 8.2. 3D LUT IPのパラメーター 8.3. 3D LUT IPブロックの詳細 8.4. 3D LUT IPレジスター 8.5. 3D LUT IPのソフトウェアAPI
8.1. 3D LUT Intel® FPGA IPについて x
8.1.1. 3D LUT IPの機能 8.1.2. 3D LUT IPのパフォーマンスIPおよびリソース情報
8.3. 3D LUT IPブロックの詳細 x
8.3.1. 3D LUT IPのインターフェイス 8.3.2. 3D LUT IPレイテンシー
9. AXI-Stream Broadcaster Intel® FPGA IP x
9.1. AXI-Stream Broadcaster IPについて 9.2. AXI-Stream Broadcaster IPのパラメーター 9.3. AXI-Stream Broadcaster IPのインターフェイス
9.1. AXI-Stream Broadcaster IPについて x
9.1.1. AXI-Stream Broadcaster IPの機能 9.1.2. AXI-Stream Broadcaster IPのパフォーマンスとリソース
10. Bits per Color Sample Adapter Intel FPGA IP x
10.1. Bits per Color Sample Adapter IPについて 10.2. Bits per Color Sample Adapter IPのパラメーター 10.3. Bits per Color Sample Adapter IPのインターフェイス
10.1. Bits per Color Sample Adapter IPについて x
10.1.1. Bits per Color Sample Adapter IPのパフォーマンスとリソース
11. Chroma Key Intel® FPGA IP x
11.1. Chroma Key IPについて 11.2. Chroma Key IPのパラメーター 11.3. Chroma Key IPのインターフェイス 11.4. Chroma Keyの置き換え 11.5. Chroma Key IPレジスター 11.6. Chroma Key IPのソフトウェアAPI
11.1. Chroma Key IPについて x
11.1.1. Chroma Key IPのパフォーマンスとリソース
12. Chroma Resampler Intel® FPGA IP x
12.1. Chroma Resampler IPについて 12.2. Chroma Resampler IPのパラメーター 12.3. Chroma Resampler IPの機能の説明 12.4. Chroma Resampler IPレジスター 12.5. Chroma Resampler IPのソフトウェアAPI
12.1. Chroma Resampler IPについて x
12.1.1. Chroma Resamplerのパフォーマンスとリソース
12.3. Chroma Resampler IPの機能の説明 x
12.3.1. Chroma Resampler IPのインターフェイス
13. Clipper Intel® FPGA IP x
13.1. Clipper IPについて 13.2. Clipper IPのパラメーター 13.3. Clipper IPのインターフェイス 13.4. Clipper IPレジスター 13.5. Clipper IPのソフトウェアAPI
13.1. Clipper IPについて x
13.1.1. Clipper IPのパフォーマンスとリソース
14. Clocked Video Input Intel® FPGA IP x
14.1. Clocked Video Input IPについて 14.2. Clocked Video Input IPの初期化 14.3. Clocked Video Input IPのパラメーター 14.4. Clocked Video Input IPのインターフェイス 14.5. Clocked Video Input IPレジスター 14.6. Clocked Video Input IPのソフトウェアAPI
14.1. Clocked Video Input IPについて x
14.1.1. Clocked Video Input IPの機能 14.1.2. Clocked Video Input IPのパフォーマンスとリソース
15. Clocked Video to Full-Raster Converter Intel® FPGA IP x
15.1. Clocked Video to Full-Raster Converter IPについて 15.2. Clocked Video to Full-Raster Converterのパラメーター 15.3. Clocked Video to Full-Raster Converterのブロックの説明 15.4. Clocked Video Converter to Full-Raster IPレジスター
15.1. Clocked Video to Full-Raster Converter IPについて x
15.1.1. Clocked Video to Full-Raster Converterの機能 15.1.2. Clocked Video to Full-Raster Converterのパフォーマンスとリソース
15.3. Clocked Video to Full-Raster Converterのブロックの説明 x
15.3.1. Clocked Video to Full-Raster Converterのインターフェイス
16. Clocked Video Output Intel® FPGA IP x
16.1. Clocked Video Output IPについて 16.2. Clocked Video Output IPのパラメーター 16.3. Clocked Video Output IPの機能の説明 16.4. Clocked Video Output IPのインターフェイス 16.5. Clocked Video Output IPレジスター 16.6. Clocked Video Output IPのソフトウェアAPI
16.1. Clocked Video Output IPについて x
16.1.1. Clocked Video Output IPのパフォーマンスとリソース 16.1.2. Clocked Video Output IPの機能
17. Color Space Converter Intel® FPGA IP x
17.1. Color Space Converter IPについて 17.2. Color Space Converter IPのパラメーター 17.3. Color Space Converter IPの機能説明 17.4. Color Space Converter IPレジスター 17.5. Color Space Converter IPのソフトウェアAPI
17.1. Color Space Converter IPについて x
17.1.1. Color Space Converter IPの機能 17.1.2. Color Space Converter IPのパフォーマンスとリソース
17.3. Color Space Converter IPの機能説明 x
17.3.1. Color Space Converter IPのインターフェイス
18. Deinterlacer Intel® FPGA IP x
18.1. Deinterlacer IPについて 18.2. Deinterlacerのパラメーター 18.3. Deinterlacerのインターフェイス 18.4. Deinterlacer IPレジスター 18.5. Deinterlacer IPのソフトウェアAPI
18.1. Deinterlacer IPについて x
18.1.1. デインターレーサーのパフォーマンスとリソース
19. FIR Filter Intel® FPGA IP x
19.1. FIR Filterについて 19.2. FIR Filterのパラメーター 19.3. FIR Filter IPの動作 19.4. FIR Filterのインターフェイス 19.5. FIR Filterレジスター 19.6. FIR Filter IPのソフトウェアAPI
19.1. FIR Filterについて x
19.1.1. FIR Filter IPのパフォーマンスとリソース
19.3. FIR Filter IPの動作 x
19.3.1. FIR Filterの処理 19.3.2. FIR Filterの精度 19.3.3. FIR係数の仕様 19.3.4. FIR Filterの対称性 19.3.5. 結果出力データ型の変換
19.3.4. FIR Filterの対称性 x
19.3.4.1. 対称性なし 19.3.4.2. 水平対称 19.3.4.3. 垂直対称 19.3.4.4. 水平および垂直の対称性 19.3.4.5. 対角対称
20. Frame Cleaner Intel® FPGA IP x
20.1. Frame Cleaner IPについて 20.2. Frame Cleaner IPのパラメーター 20.3. Frame Cleaner IPの機能説明 20.4. Frame Cleaner IPのインターフェイス 20.5. Frame Cleaner IPレジスター 20.6. Frame Cleaner IPのソフトウェアAPI
20.1. Frame Cleaner IPについて x
20.1.1. Frame Cleaner IPのパフォーマンスとリソース
21. Full-Raster to Clocked Video Converter Intel® FPGA IP x
21.1. Full-Raster to Clocked Video Converterについて 21.2. Full Raster to Clocked Video Converterのパラメーター 21.3. Full-Raster to Clocked Video Converterブロックの説明 21.4. Full-Raster to Clocked Video Converterレジスター
21.1. Full-Raster to Clocked Video Converterについて x
21.1.1. Full-Raster to Clocked Video Converterの特徴 21.1.2. Full-Raster to Clocked Video Converterのパフォーマンスとリソース使用率
21.3. Full-Raster to Clocked Video Converterブロックの説明 x
21.3.1. Full Raster to Clocked Video Converterのインターフェイス
22. Full-Raster to Streaming Converter Intel® FPGA IP x
22.1. Full-Raster to Streaming Converter IPについて 22.2. Full-Raster to Streaming Converterのパラメーター 22.3. Full-Raster to Streaming Converterのブロックの説明
22.1. Full-Raster to Streaming Converter IPについて x
22.1.1. Full-Raster to Streaming Converterの特徴 22.1.2. Full-Raster to Streaming Converterのパフォーマンスとリソース使用率
22.3. Full-Raster to Streaming Converterのブロックの説明 x
22.3.1. Full-Raster to Streaming Converterのインターフェイス
23. Genlock Controller Intel® FPGA IP x
23.1. Genlock Controller IPについて 23.2. Genlock Controller IPのパラメーター 23.3. Genlock Controller IPの機能説明 23.4. Genlock Controller IPソフトウェアの使用 23.5. Genlock Controller IPレジスター 23.6. Genlock Controller IPのソフトウェアAPI
23.1. Genlock Controller IPについて x
23.1.1. Genlock Controller IPのパフォーマンスとリソース
23.3. Genlock Controller IPの機能説明 x
23.3.1. Genlock Controller IPのインターフェイス
23.4. Genlock Controller IPソフトウェアの使用 x
23.4.1. Genlockコントローラーのフリーランニングの実現 (初期化またはロックからリファレンス・クロックNまで) 23.4.2. リファレンス・クロックNへのロック (Genlock Controller IPフリーランニングから) 23.4.3. VCXOホールドオーバーの設定 23.4.4. Genlock Controller IPの再起動 23.4.5. リファレンス・クロックN Newへのロック (リファレンス・クロックN Oldへのロックから) 23.4.6. リファレンス・クロックまたはVCXOベース周波数への変更 (p50およびp59.94ビデオ・フォーマット間の切り替え、またはその逆) 23.4.7. リファレンス・クロックの妨害 (ケーブルの引っ張り)
24. Generic Crosspoint Intel® FPGA IP x
24.1. Generic Crosspoint IPについて 24.2. Generic Crosspoint IPのパラメーター 24.3. Generic Crosspoint IPのインターフェイス 24.4. Generic Crosspoint IPレジスター 24.5. Generic Crosspoint IPのソフトウェアAPI
24.1. Generic Crosspoint IPについて x
24.1.1. Generic Crosspoint IPの特徴 24.1.2. Generic Crosspointのパフォーマンスとリソース
25. Genlock Signal Router Intel® FPGA IP x
25.1. Genlock Signal Router IPについて 25.2. Genlock Signal Router IPのパラメーター 25.3. Genlock Signal Router IPのインターフェイス 25.4. Genlock Signal Router IPレジスター 25.5. Genlock Signal Router IPのソフトウェアAPI
25.1. Genlock Signal Router IPについて x
25.1.1. Genlock Signal Router IPの機能 25.1.2. Genlock Signal Router IPのパフォーマンスとリソース
26. Guard Bands Intel® FPGA IP x
26.1. Guard Bands IPについて 26.2. Guard Bands IPのパラメーター 26.3. Guard Bands IPのインターフェイス 26.4. Guard Bands IPレジスター 26.5. Guard Bands IPのソフトウェアAPI
26.1. Guard Bands IPについて x
26.1.1. Guard Bands IPのパフォーマンスとリソース
27. Interlacer Intel® FPGA IP x
27.1. Interlacer IPについて 27.2. Interlacer IPのパラメーター 27.3. Interlacer IPの機能の説明 27.4. Interlacer IPレジスター 27.5. Interlacer IPのソフトウェアAPI
27.1. Interlacer IPについて x
27.1.1. Interlacer IPのパフォーマンスとリソース
27.3. Interlacer IPの機能の説明 x
27.3.1. Interlacer IPのインターフェイス
28. Mixer Intel® FPGA IP x
28.1. Mixer IPについて 28.2. Mixer IPのパラメーター 28.3. Mixer IPの機能の説明 28.4. Mixer IPレジスター 28.5. Mixer IPのソフトウェアAPI
28.1. Mixer IPについて x
28.1.1. Mixer IPのパフォーマンスとリソース
28.3. Mixer IPの機能の説明 x
28.3.1. Mixer IPのインターフェイス
29. Parallel Converter Intel® FPGA IPのピクセル x
29.1. Parallel Converter IPのピクセルについて 29.2. Parallel Converter IPパラメーターのピクセル 29.3. Parallel Converterインターフェイスのピクセル 29.4. Parallel Converterレジスターのピクセル 29.5. Parallel Converter IPのピクセルのソフトウェアAPI
29.1. Parallel Converter IPのピクセルについて x
29.1.1. Parallel Converter IPのピクセルのパフォーマンスとリソース
30. Scaler Intel® FPGA IP x
30.1. Scalerについて 30.2. Scaler IPのパラメーター 30.3. Scaler IPの機能の説明 30.4. Scaler IPレジスター 30.5. Scaler IPのソフトウェアAPI
30.1. Scalerについて x
30.1.1. Scaler IPのパフォーマンスとリソース
30.2. Scaler IPのパラメーター x
30.2.1. スケーラーの最大解像度
30.3. Scaler IPの機能の説明 x
30.3.1. 係数の選択 30.3.2. 係数の量子化 30.3.3. エッジ境界でのフィルター動作 30.3.4. 部分的なフレーム・スケーリング 30.3.5. 422および420クロマ・サンプルデータのスケーリング 30.3.6. Scaler IPのインターフェイス
30.3.1. 係数の選択 x
30.3.1.1. Scaler IPのランタイム係数の更新
31. Stream Cleaner Intel® FPGA IP x
31.1. Stream Cleaner IPについて 31.2. Stream Cleaner IPパラメーター 31.3. Stream Cleaner IPの機能説明
31.1. Stream Cleaner IPについて x
31.1.1. Stream Cleaner IPのパフォーマンスとリソース
31.3. Stream Cleaner IPの機能説明 x
31.3.1. Stream Cleaner IPのインターフェイス
32. Switch Intel® FPGA IP x
32.1. Switch IPについて 32.2. Switch IPのパラメーター 32.3. Switch IPの機能の説明 32.4. Switch IPレジスター 32.5. Switch IPのソフトウェアAPI
32.1. Switch IPについて x
32.1.1. Switch IPのパフォーマンスとリソース
32.3. Switch IPの機能の説明 x
32.3.1. Switch IPのレイテンシー 32.3.2. Switch IPのインターフェイス
33. Tone Mapping Operator Intel® FPGA IP x
33.1. Tone Mapping Operator IPについて 33.2. TMO IPのパラメーター 33.3. TMO IPのブロックの説明 33.4. TMO IPレジスター 33.5. TMO IPのソフトウェアAPI
33.1. Tone Mapping Operator IPについて x
33.1.1. TMO IPの機能 33.1.2. TMO IPのパフォーマンスとリソース使用率
33.3. TMO IPのブロックの説明 x
33.3.1. TMO IPのインターフェイス 33.3.2. TMO IPレイテンシー
34. Test Pattern Generator Intel® FPGA IP x
34.1. Test Pattern Generator IPについて 34.2. Test Pattern Generator IPのパラメーター 34.3. Test Pattern Generator IPの機能の説明 34.4. Test Pattern Generator IPレジスター 34.5. Test Pattern Generator IPのソフトウェアAPI
34.1. Test Pattern Generator IPについて x
34.1.1. Test Pattern Generator IPのパフォーマンスとリソース
34.3. Test Pattern Generator IPの機能の説明 x
34.3.1. Test Pattern Generator IPのインターフェイス
35. Video and Vision Monitor Intel FPGA IP x
35.1. Video and Vision Monitor IPについて 35.2. Video and Vision Monitor IPのパラメーター 35.3. Video and Vision Monitor IPの機能の説明 35.4. Video and Vision Monitor IPレジスター 35.5. Video and Vision MonitorのソフトウェアAPI
35.1. Video and Vision Monitor IPについて x
35.1.1. Video and Vision Monitor IPのパフォーマンスとリソース
35.3. Video and Vision Monitor IPの機能の説明 x
35.3.1. Video and Vision Monitor IPのインターフェイス
36. Video Frame Buffer Intel® FPGA IP x
36.1. Video Frame Buffer IPについて 36.2. Video Frame Buffer IPのパラメーター 36.3. Video Frame Buffer IPの機能の説明 36.4. Video Frame Buffer IPレジスター 36.5. Video Frame Buffer IPのソフトウェアAPI
36.1. Video Frame Buffer IPについて x
36.1.1. Video Frame Bufferのパフォーマンスとリソース
36.3. Video Frame Buffer IPの機能の説明 x
36.3.1. Video Frame Buffer IPのインターフェイス
37. Video Frame Reader Intel FPGA IP x
37.1. Video Frame Reader IPについて 37.2. Video Frame Reader IPのパラメーター 37.3. Video Frame Reader IPの機能の説明 37.4. Video Frame Reader IPのレジスター 37.5. Video Frame Reader IPのソフトウェアAPI
37.1. Video Frame Reader IPについて x
37.1.1. Video Frame Reader IPのパフォーマンスとリソース
37.3. Video Frame Reader IPの機能の説明 x
37.3.1. Video Frame Reader IPのインターフェイス
38. Video Frame Writer Intel FPGA IP x
38.1. Video Buffer Writer IPについて 38.2. Video Frame Writer IPのパラメーター 38.3. Video Frame Writer IPの機能の説明 38.4. Video Frame Writer IPレジスター 38.5. Video Frame Writer IPのソフトウェアAPI
38.1. Video Buffer Writer IPについて x
38.1.1. Video Frame Writer IPのパフォーマンスとリソース
38.3. Video Frame Writer IPの機能の説明 x
38.3.1. Video Frame Writer IPのインターフェイス
39. Video Streaming FIFO Intel® FPGA IP x
39.1. Video Streaming FIFO IPについて 39.2. Video Streaming FIFO IPのパラメーター 39.3. Video Streaming FIFO IPのインターフェイス
39.1. Video Streaming FIFO IPについて x
39.1.1. Video Streaming FIFO IPのパフォーマンスとリソース
40. Video Timing Generator Intel® FPGA IP x
40.1. Video Timing Generator IPについて 40.2. Video Timing Generator IPのパラメーター 40.3. Video Timing Generator IPの機能の説明 40.4. Video Timing Generator IPのインターフェイス 40.5. Video Timing Generator IPレジスター 40.6. Video Timing Generator IPのソフトウェアAPI
40.1. Video Timing Generator IPについて x
40.1.1. Video Timing Generator IPの機能 40.1.2. Video Timing Generator IPのパフォーマンスとリソース
41. Warp Intel® FPGA IP x
41.1. Warp IPについて 41.2. Warp IPのパラメーター 41.3. Warp IPのブロックの説明 41.4. Warp IPレジスター 41.5. Warp IPのソフトウェアAPI
41.1. Warp IPについて x
41.1.1. Warp IPの機能 41.1.2. Warp IPのパフォーマンスとリソース使用率
41.3. Warp IPのブロックの説明 x
41.3.1. ブロック・キャッシュ・ツール 41.3.2. Warp IPのインターフェイス 41.3.3. Warp IPのレイテンシー 41.3.4. Warp IPの外部メモリー
41.5. Warp IPのソフトウェアAPI x
41.5.1. Warp IPソフトウェアの使用 41.5.2. Warp IPのソフトウェアのコード例
42. デザイン・セキュリティー x
42.1. メモリー・サブシステム 42.2. デザイン・セキュリティーの考慮
1. Video and Vision Processing Suiteについて
2. Video and Vision Processing IPのスタートガイド
3. Video and Vision Processing IPの機能の説明
4. Video and Vision Processing IPインターフェイス
5. Video and Vision Processing IPレジスター
6. Video and Vision Processing IPのソフトウェア・プログラミング・モデル
7. Protocol Converter Intel® FPGA IP
8. 3D LUT Intel® FPGA IP
9. AXI-Stream Broadcaster Intel® FPGA IP
10. Bits per Color Sample Adapter Intel FPGA IP
11. Chroma Key Intel® FPGA IP
12. Chroma Resampler Intel® FPGA IP
13. Clipper Intel® FPGA IP
14. Clocked Video Input Intel® FPGA IP
15. Clocked Video to Full-Raster Converter Intel® FPGA IP
16. Clocked Video Output Intel® FPGA IP
17. Color Space Converter Intel® FPGA IP
18. Deinterlacer Intel® FPGA IP
19. FIR Filter Intel® FPGA IP
20. Frame Cleaner Intel® FPGA IP
21. Full-Raster to Clocked Video Converter Intel® FPGA IP
22. Full-Raster to Streaming Converter Intel® FPGA IP
23. Genlock Controller Intel® FPGA IP
24. Generic Crosspoint Intel® FPGA IP
25. Genlock Signal Router Intel® FPGA IP
26. Guard Bands Intel® FPGA IP
27. Interlacer Intel® FPGA IP
28. Mixer Intel® FPGA IP
29. Parallel Converter Intel® FPGA IPのピクセル
30. Scaler Intel® FPGA IP
31. Stream Cleaner Intel® FPGA IP
32. Switch Intel® FPGA IP
33. Tone Mapping Operator Intel® FPGA IP
34. Test Pattern Generator Intel® FPGA IP
35. Video and Vision Monitor Intel FPGA IP
36. Video Frame Buffer Intel® FPGA IP
37. Video Frame Reader Intel FPGA IP
38. Video Frame Writer Intel FPGA IP
39. Video Streaming FIFO Intel® FPGA IP
40. Video Timing Generator Intel® FPGA IP
41. Warp Intel® FPGA IP
42. デザイン・セキュリティー
43. Video and Vision Processing Suiteユーザーガイドの文書改訂履歴

40.6. Video Timing Generator IPのソフトウェアAPI

IPには、ランタイム制御用のソフトウェアが含まれています。このIPは、Nios II HALによって提供されている汎用デバイスモデルのいずれにも適合せず、コントロール・レジスターおよびステータスレジスターへの専用アクセサーのセットを公開します。IPドライバー構造は基本ドライバー構造を継承するため、 Video and Vision Processing IPのソフトウェアAPI で定義されているすべての一般的なメソッドを適用できます。

intel_vvp_vtiming_get_param_vid_pid

プロトタイプ 
int intel_vvp_vtiming_get_param_vid_pid(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

製品ID番号

intel_vvp_vtiming_get_param_version_number

プロトタイプ 
int intel_vvp_vtiming_get_param_version_number(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

IPバージョン番号

intel_vvp_vtiming_get_param_num_pulses

プロトタイプ 
int intel_vvp_vtiming_get_param_num_pulses(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

NUM_PULSESパラメーター

intel_vvp_vtiming_get_param_output_is_cv

プロトタイプ 
int intel_vvp_vtiming_get_param_output_is_cv(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

OUTPUT_IS_CVパラメーター

intel_vvp_vtiming_get_param_aligned_only

プロトタイプ 
int intel_vvp_vtiming_get_param_aligned_only(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

ALIGNED_ONLYパラメーター

intel_vvp_vtiming_get_param_color_planes

プロトタイプ 
int intel_vvp_vtiming_get_param_color_planes(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

NUMBER_OF_COLOR_PLANESパラメーター

intel_vvp_vtiming_get_param_pip

プロトタイプ 
int intel_vvp_vtiming_get_param_pip(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

PIXELS_IN_PARALLELパラメーター

intel_vvp_vtiming_get_param_bps

プロトタイプ 
int intel_vvp_vtiming_get_param_bps(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

BPSパラメーター

intel_vvp_vtiming_get_param_hsize

プロトタイプ 
int intel_vvp_vtiming_get_param_hsize(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

HSIZEパラメーター

intel_vvp_vtiming_get_param_vsize

プロトタイプ 
int intel_vvp_vtiming_get_param_vsize(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

VSIZEパラメーター

intel_vvp_vtiming_get_param_cpu_clk_freq_hz

プロトタイプ 
int intel_vvp_vtiming_get_param_cpu_clk_freq_hz(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

CPU_CLK_FREQ_HZパラメーター

intel_vvp_vtiming_get_param_build_hard_frame_lock

プロトタイプ 
int intel_vvp_vtiming_get_param_hard_frame_lock(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

BUILD_HARD_FRAME_LOCKパラメーター

intel_vvp_vtiming_get_param_build_soft_frame_lock

プロトタイプ 
int intel_vvp_vtiming_get_param_sof_frame_lock(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

BUILD_SOFT_FRAME_LOCKパラメーター

intel_vvp_vtiming_get_param_build_vrr

プロトタイプ 
int intel_vvp_vtiming_get_param_build_vrr(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

BUILD_VRRパラメーター

intel_vvp_vtiming_get_frame_start_pulse

プロトタイプ 
int intel_vvp_vtiming_get_frame_start_pulse(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_MODEレジスターのFRAME START IS PULSEフィールド

intel_vvp_vtiming_set_frame_start_pulse

プロトタイプ 
int intel_vvp_vtiming_set_frame_start_pulse(intel_vvp_vtiming_instance* instance, uint32_t in_val);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、この値を設定すると、IPは強制的にSOFを短いパルスとして生成します。それ以外の場合は、トグル信号になります。

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_out_is_blank

プロトタイプ 
int intel_vvp_vtiming_get_out_is_blank(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_MODEレジスターのBLANK_N_SYNCフィールド

intel_vvp_vtiming_set_out_is_blank

プロトタイプ 
int intel_vvp_vtiming_set_out_is_blank(intel_vvp_vtiming_instance* instance, uint32_t in_val);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、この値を設定すると、IPは強制的に空白タイミングを生成します。それ以外の場合は同期タイミングを生成します。

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_allow_hv_reset

プロトタイプ 
int intel_vvp_vtiming_get_allow_hv_reset(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_MODEレジスターのHARDFRAMELOCKフィールド

intel_vvp_vtiming_set_allow_hv_reset

プロトタイプ 
int intel_vvp_vtiming_get_allow_hv_reset(intel_vvp_vtiming_instance* instance, uint32_t in_val);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、この値を設定すると、IPはハード・フレーム・ロックを強制的にイネーブルします。

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_use_soft_reset

プロトタイプ 
int intel_vvp_vtiming_get_use_soft_reset(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_MODEレジスターのSOFTFRAMELOCKフィールド

intel_vvp_vtiming_set_use_soft_reset

プロトタイプ 
int intel_vvp_vtiming_set_use_soft_reset(intel_vvp_vtiming_instance* instance, uint32_t in_val);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、この値を設定すると、IPはソフト・フレーム・ロックを強制的にイネーブルします。

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_vrr

プロトタイプ 
int intel_vvp_vtiming_get_vrr(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_MODEレジスターのVRR ENABLEフィールド

intel_vvp_vtiming_set_vrr

プロトタイプ 
int intel_vvp_vtiming_set_vrr(intel_vvp_vtiming_instance* instance, uint32_t in_val);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、この値を設定すると、IPはVariable Refresh Rateを強制的にイネーブルします。

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_vrr_linemode

プロトタイプ 
int intel_vvp_vtiming_get_vrr_linemode(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_MODEレジスターのVRR LINE MODEフィールド

intel_vvp_vtiming_set_vrr_linemode

プロトタイプ 
int intel_vvp_vtiming_set_vrr_linemode(intel_vvp_vtiming_instance* instance, uint32_t in_val);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_valの場合、この値を設定すると、IPはラインモードでVariable Refresh Rateを強制的にイネーブルします。

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_tim_hreset

プロトタイプ 
int intel_vvp_vtiming_get_tim_hreset(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_RESET_POSレジスターのHRESETフィールド

intel_vvp_vtiming_set_tim_hreset

プロトタイプ 
int intel_vvp_vtiming_set_tim_hreset(intel_vvp_vtiming_instance* instance, uint32_t in_val);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、フレーム開始入力信号の予想される水平位置

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_tim_vreset

プロトタイプ 
int intel_vvp_vtiming_get_tim_vreset(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_RESET_POSレジスターのVRESETフィールド

intel_vvp_vtiming_set_tim_vreset

プロトタイプ 
int intel_vvp_vtiming_set_tim_vreset(intel_vvp_vtiming_instance* instance, uint32_t in_val);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、フレーム開始入力信号の予想される垂直位置

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_tim_htotal

プロトタイプ 
int intel_vvp_vtiming_get_tim_htotal(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_TOTALSレジスターのHTOTALフィールド

intel_vvp_vtiming_set_tim_htotal

プロトタイプ 
int intel_vvp_vtiming_set_tim_htotal(intel_vvp_vtiming_instance* instance, uint32_t in_val);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、ラスターの幅

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_tim_vtotal

プロトタイプ 
int intel_vvp_vtiming_get_tim_vtotal(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_TOTALSレジスターのVTOTALフィールド

intel_vvp_vtiming_set_tim_vtotal

プロトタイプ 
int intel_vvp_vtiming_set_tim_vtotal(intel_vvp_vtiming_instance* instance, uint32_t in_val);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、ラスターの高さ

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_tim_hb_end

プロトタイプ 
int intel_vvp_vtiming_get_tim_hb_end(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_HB_ENDレジスターのHB_ENDフィールド

intel_vvp_vtiming_set_tim_hb_end

プロトタイプ 
int intel_vvp_vtiming_set_tim_hb_end(intel_vvp_vtiming_instance* instance, uint32_t in_val);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、水平ブランキング後の最初のアクティブピクセル

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_tim_v{INDX}b_start ここでの {INDX} は1から2

プロトタイプ 
int intel_vvp_vtiming_get_tim_v{INDX}b_start(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_V{INDX}B_POSレジスターからのV{INDX}B START FIELD

intel_vvp_vtiming_set_tim_v{INDX}b_start

プロトタイプ 
int intel_vvp_vtiming_set_tim_v{INDX}b_start(intel_vvp_vtiming_instance* instance, uint32_t in_val);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、フィールド {INDX} の垂直ブランキングの最初の行

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_tim_v{INDX}b_end

プロトタイプ 
int intel_vvp_vtiming_get_tim_v{INDX}b_end(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_V{INDX}B_POSレジスターからのV{INDX}B END FIELD

intel_vvp_vtiming_set_tim_v{INDX}b_end

プロトタイプ 
int intel_vvp_vtiming_set_tim_v{INDX}b_end(intel_vvp_vtiming_instance* instance, uint32_t in_val);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、フィールド {INDX} の垂直ブランキングの最後の行

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_tim_f{INDX}_start ここでの {INDX} は1から2

プロトタイプ 
int intel_vvp_vtiming_get_tim_f{INDX}_start(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_FIELD_STARTSレジスターからのFIELD {INDX} START

intel_vvp_vtiming_set_tim_f{INDX}_start

プロトタイプ 
int intel_vvp_vtiming_set_tim_f{INDX}_start(intel_vvp_vtiming_instance* instance, uint32_t in_val);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、フィールド {INDX} の最初の行

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_tim_hs_start

プロトタイプ 
int intel_vvp_vtiming_get_tim_hs_start(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_HS_POSレジスターからのHSYNC START

intel_vvp_vtiming_set_tim_hs_start

プロトタイプ 
int intel_vvp_vtiming_set_tim_hs_start(intel_vvp_vtiming_instance* instance, uint32_t in_val);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、水平同期の最初のピクセル

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_tim_hs_end

プロトタイプ 
int intel_vvp_vtiming_get_tim_hs_end(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_HS_POSレジスターからのHSYNC END

intel_vvp_vtiming_set_tim_hs_end

プロトタイプ 
int intel_vvp_vtiming_set_tim_hs_end(intel_vvp_vtiming_instance* instance, uint32_t in_val);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、水平同期後の最初のピクセル

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_tim_v{INDX}s_vstart ここでの {INDX} は1から2

プロトタイプ 
int intel_vvp_vtiming_get_tim_v{INDX}s_vstart(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_V{INDX}S_STARTレジスターからのV{INDX}SYNC VSTART

intel_vvp_vtiming_set_tim_v{INDX}s_vstart

プロトタイプ 
int intel_vvp_vtiming_set_tim_v{INDX}s_vstart(intel_vvp_vtiming_instance* instance, uint32_t in_val);argument:
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、フィールド {INDX} の垂直同期の最初の行

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_tim_v{INDX}s_hstart

プロトタイプ 
int intel_vvp_vtiming_get_tim_v{INDX}s_hstart(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_V{INDX}S_STARTレジスターからのV{INDX}SYNC HSTART

intel_vvp_vtiming_set_tim_v{INDX}s_hstart

プロトタイプ 
int intel_vvp_vtiming_set_tim_v{INDX}s_hstart(intel_vvp_vtiming_instance* instance, uint32_t in_val);argument:
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、フィールド {INDX} の垂直同期の最初のピクセル

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_tim_v{INDX}s_vend

プロトタイプ 
int intel_vvp_vtiming_get_tim_v{INDX}s_vend(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_V{INDX}S_ENDレジスターからのV{INDX}SYNC VEND

intel_vvp_vtiming_set_tim_v{INDX}s_vend

プロトタイプ 
int intel_vvp_vtiming_set_tim_v{INDX}s_vend(intel_vvp_vtiming_instance* instance, uint32_t in_val);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、フィールド {INDX} の垂直同期の最後の行

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_tim_v{INDX}s_hend

プロトタイプ 
int intel_vvp_vtiming_get_tim_v{INDX}s_hend(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_V{INDX}S_ENDレジスターからの V{INDX}SYNC HEND

intel_vvp_vtiming_set_tim_v{INDX}s_hend

プロトタイプ 
int intel_vvp_vtiming_set_tim_v{INDX}s_hend(intel_vvp_vtiming_instance* instance, uint32_t in_val);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、フィールド 1{INDX} の垂直同期後の最初のピクセル

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_frame_start_jitter

プロトタイプ 
int intel_vvp_vtiming_get_frame_start_jitter(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_JITTER_CONTレジスターからのFRAME START MAX JITTER

intel_vvp_vtiming_set_frame_start_jitter

プロトタイプ 
int intel_vvp_vtiming_set_frame_start_jitter(intel_vvp_vtiming_instance* instance, uint32_t in_val);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、フレームの予想される開始位置の両側のビデオ・クロック・サイクル数

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_frame_adj_ignore

プロトタイプ 
int intel_vvp_vtiming_get_frame_adj_ignore(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_JITTER_CONTレジスターからのSOFT LOCK FRAME START IGNORE

intel_vvp_vtiming_set_frame_adj_ignore

プロトタイプ 
int intel_vvp_vtiming_set_frame_adj_ignore(intel_vvp_vtiming_instance* instance, uint32_t in_val);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、Soft frame lockでTrueを選択した場合、このパラメーターはフレーム開始入力信号が無視される行数を指定します。

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_frame_adj_window

プロトタイプ 
int intel_vvp_vtiming_get_frame_adj_window(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_JITTER_CONTレジスターからのSOFT LOCK FRAME START ADJUST

intel_vvp_vtiming_set_frame_adj_window

プロトタイプ 
int intel_vvp_vtiming_set_frame_adj_ignore(intel_vvp_vtiming_instance* instance, uint32_t in_val);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、Soft frame lockでTrueを選択した場合、このパラメーターは「無視」行を含むソフトロックの合計行数を指定します。

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_black_{INDX} ここでの {INDX} は0から3

プロトタイプ 
int intel_vvp_vtiming_get_black_{INDX}(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_BLACK_{INDX} レジスター

intel_vvp_vtiming_set_black_{INDX}

プロトタイプ 
int intel_vvp_vtiming_set_black_{INDX}(intel_vvp_vtiming_instance* instance, uint32_t in_val);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、カラープレーン {INDX} のピクセル値

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_start_counter

プロトタイプ 
int intel_vvp_vtiming_get_start_count(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_FRAME_COUNTSレジスターのSTART COUNTERフィールド

intel_vvp_vtiming_get_frame_count

プロトタイプ 
int intel_vvp_vtiming_get_frame_count(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_FRAME_COUNTSレジスターのFRAME COUNTERフィールド

intel_vvp_vtiming_get_actual_pixels_latched

プロトタイプ 
int intel_vvp_vtiming_get_actual_pixels_latched(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_FRAME_LENGTHレジスターのFRAME LENGTHフィールド

intel_vvp_vtiming_get_tim_vtotal_latched

プロトタイプ 
int intel_vvp_vtiming_get_1_second_ltchd(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_VTOTAL_ADJレジスターのVTOTAL_ADJフィールド

intel_vvp_vtiming_get_1_second_ltchd

プロトタイプ 
int intel_vvp_vtiming_get_1_second_ltchd(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_VID_FREQレジスターのVIDCLKFREQフィールド

intel_vvp_vtiming_get_hv_reset_count

プロトタイプ 
int intel_vvp_vtiming_get_hv_reset(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_GENLOCK_STATS0レジスターのRESET COUNTフィールド

intel_vvp_vtiming_get_stable_count

プロトタイプ 
int intel_vvp_vtiming_get_stable_count(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_GENLOCK_STATS0レジスターのSTABLE COUNTフィールド

intel_vvp_vtiming_get_inc_count

プロトタイプ 
int intel_vvp_vtiming_get_inc_count(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_GENLOCK_STATS1レジスターのVTOTAL INC COUNTERフィールド

intel_vvp_vtiming_get_dec_count

プロトタイプ 
int intel_vvp_vtiming_get_dec_count(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_GENLOCK_STATS1レジスターのVTOTAL DEC COUNTERフィールド

intel_vvp_vtiming_get_tim_pulse{INDX}_hstart ここでの {INDX} は0から7

プロトタイプ 
int intel_vvp_vtiming_get_tim_pulse{INDX}_hstart(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_PULSE{INDX}_STARTレジスターのPULSE {INDX} HSTARTフィールド

intel_vvp_vtiming_set_tim_pulse{INDX}_hstart

プロトタイプ 
intel_vvp_vtiming_set_tim_pulse{INDX}_hstart (intel_vvp_vtiming_instance* instance, uint32_t in_val);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、パルスの最初のピクセルの位置を設定します。

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_tim_pulse{INDX}_vstart

プロトタイプ 
int intel_vvp_vtiming_get_tim_pulse{INDX}_vstart(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_PULSE{INDX}_STARTレジスターのPULSE {INDX} VSTARTフィールド

intel_vvp_vtiming_set_tim_pulse{INDX}_vstart

プロトタイプ 
intel_vvp_vtiming_set_tim_pulse{INDX}_vstart (intel_vvp_vtiming_instance* instance, uint32_t in_val);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、パルスの最初の行の位置を設定します。

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_tim_pulse{INDX}_hend

プロトタイプ 
int intel_vvp_vtiming_get_tim_pulse{INDX}_hend(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_PULSE{INDX}_ENDレジスターのPULSE {INDX} HENDフィールド

intel_vvp_vtiming_set_tim_pulse{INDX}_hend

プロトタイプ 
intel_vvp_vtiming_set_tim_pulse{INDX}_hend (intel_vvp_vtiming_instance* instance, uint32_t in_val);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、パルスの最後のピクセルの位置を設定します。

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

intel_vvp_vtiming_get_tim_pulse{INDX}_vend

プロトタイプ 
int intel_vvp_vtiming_get_tim_pulse{INDX}_vend(intel_vvp_vtiming_instance* instance);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

戻り値

REG_PULSE{INDX}_ENDレジスターのPULSE {INDX} VENDフィールド

intel_vvp_vtiming_set_tim_pulse{INDX}_vend

プロトタイプ 
intel_vvp_vtiming_set_tim_pulse{INDX}_vend (intel_vvp_vtiming_instance* instance, uint32_t in_val);
引数

インスタンス、intel_vvp_vtiming_instanceへのポインター

in_val、パルスの最後の行の位置を設定します。

戻り値

成功した場合はkIntelVvpVtimingOk、そうでない場合はkIntelVvpVtimingInstanceErr

関連情報
レベル 2 の表題