インテルのみ表示可能 — GUID: jtt1655476592184
Ixiasoft
1. Video and Vision Processing Suiteについて
2. Video and Vision Processing IPのスタートガイド
3. Video and Vision Processing IPの機能の説明
4. Video and Vision Processing IPインターフェイス
5. Video and Vision Processing IPレジスター
6. Video and Vision Processing IPのソフトウェア・プログラミング・モデル
7. Protocol Converter Intel® FPGA IP
8. 3D LUT Intel® FPGA IP
9. AXI-Stream Broadcaster Intel® FPGA IP
10. Bits per Color Sample Adapter Intel FPGA IP
11. Chroma Key Intel® FPGA IP
12. Chroma Resampler Intel® FPGA IP
13. Clipper Intel® FPGA IP
14. Clocked Video Input Intel® FPGA IP
15. Clocked Video to Full-Raster Converter Intel® FPGA IP
16. Clocked Video Output Intel® FPGA IP
17. Color Space Converter Intel® FPGA IP
18. Deinterlacer Intel® FPGA IP
19. FIR Filter Intel® FPGA IP
20. Frame Cleaner Intel® FPGA IP
21. Full-Raster to Clocked Video Converter Intel® FPGA IP
22. Full-Raster to Streaming Converter Intel® FPGA IP
23. Genlock Controller Intel® FPGA IP
24. Generic Crosspoint Intel® FPGA IP
25. Genlock Signal Router Intel® FPGA IP
26. Guard Bands Intel® FPGA IP
27. Interlacer Intel® FPGA IP
28. Mixer Intel® FPGA IP
29. Parallel Converter Intel® FPGA IPのピクセル
30. Scaler Intel® FPGA IP
31. Stream Cleaner Intel® FPGA IP
32. Switch Intel® FPGA IP
33. Tone Mapping Operator Intel® FPGA IP
34. Test Pattern Generator Intel® FPGA IP
35. Video and Vision Monitor Intel FPGA IP
36. Video Frame Buffer Intel® FPGA IP
37. Video Frame Reader Intel FPGA IP
38. Video Frame Writer Intel FPGA IP
39. Video Streaming FIFO Intel® FPGA IP
40. Video Timing Generator Intel® FPGA IP
41. Warp Intel® FPGA IP
42. デザイン・セキュリティー
43. Video and Vision Processing Suiteユーザーガイドの文書改訂履歴
23.4.1. Genlockコントローラーのフリーランニングの実現 (初期化またはロックからリファレンス・クロックNまで)
23.4.2. リファレンス・クロックNへのロック (Genlock Controller IPフリーランニングから)
23.4.3. VCXOホールドオーバーの設定
23.4.4. Genlock Controller IPの再起動
23.4.5. リファレンス・クロックN Newへのロック (リファレンス・クロックN Oldへのロックから)
23.4.6. リファレンス・クロックまたはVCXOベース周波数への変更 (p50およびp59.94ビデオ・フォーマット間の切り替え、またはその逆)
23.4.7. リファレンス・クロックの妨害 (ケーブルの引っ張り)
インテルのみ表示可能 — GUID: jtt1655476592184
Ixiasoft
25.1. Genlock Signal Router IPについて
このIPは、マルチチャネル・ゲンロック・ストローブ抽出器およびルーターです。このIPは、ゲンロックタイミング信号を内部または外部FPGAマルチレート・ビデオ・クロック・ジェネレーターに渡します。このIPでは、ビデオ接続IPから派生したビデオ・タイミング・マーカーに基づいて、ビデオ入力および出力クロック・ゲンロックとフレーム同期を支援します。
図 60. Genlock Signal Router IPのブロック図
データは、選択可能なポート数を介して、Genlock Signal Router IPとの間で入出力されます。入出力ポートの最終的な数は1から32の範囲で、Genlock Signal Router IP GUIでコンフィグレーションできます。
ビルド時に、入力ポート・インターフェイスを3つの異なるモード (インテル・ビデオ・ストリーミング・フルラスター、インテル・クロックビデオ、クロック専用モード) でコンフィグレーションできます。IPは入力信号からタイミング情報を自動的に抽出し、入力ポートと出力ポート間で信号を配線します。プロセッサー・インターフェイスを使用して、ランタイム時に入力から出力への配線を動的に制御できます。
このIPの出力インターフェイスは、2つのオプション・インターフェイスを提供します。
- フィールドフラグ、水平同期タイミングマーカー、垂直同期タイミングマーカーなどの、一連のディスクリート・タイミング信号とのインターフェイス
- クロックのみのポートを提供するインターフェイス
タイミングマーカーは、内部または外部のFPGAマルチレート・ビデオ・クロック・ジェネレーターに渡すことができます。