インテルのみ表示可能 — GUID: zyg1619090945742
Ixiasoft
1. Video and Vision Processing Suiteについて
2. Video and Vision Processing IPのスタートガイド
3. Video and Vision Processing IPの機能の説明
4. Video and Vision Processing IPインターフェイス
5. Video and Vision Processing IPレジスター
6. Video and Vision Processing IPのソフトウェア・プログラミング・モデル
7. Protocol Converter Intel® FPGA IP
8. 3D LUT Intel® FPGA IP
9. AXI-Stream Broadcaster Intel® FPGA IP
10. Bits per Color Sample Adapter Intel FPGA IP
11. Chroma Key Intel® FPGA IP
12. Chroma Resampler Intel® FPGA IP
13. Clipper Intel® FPGA IP
14. Clocked Video Input Intel® FPGA IP
15. Clocked Video to Full-Raster Converter Intel® FPGA IP
16. Clocked Video Output Intel® FPGA IP
17. Color Space Converter Intel® FPGA IP
18. Deinterlacer Intel® FPGA IP
19. FIR Filter Intel® FPGA IP
20. Frame Cleaner Intel® FPGA IP
21. Full-Raster to Clocked Video Converter Intel® FPGA IP
22. Full-Raster to Streaming Converter Intel® FPGA IP
23. Genlock Controller Intel® FPGA IP
24. Generic Crosspoint Intel® FPGA IP
25. Genlock Signal Router Intel® FPGA IP
26. Guard Bands Intel® FPGA IP
27. Interlacer Intel® FPGA IP
28. Mixer Intel® FPGA IP
29. Parallel Converter Intel® FPGA IPのピクセル
30. Scaler Intel® FPGA IP
31. Stream Cleaner Intel® FPGA IP
32. Switch Intel® FPGA IP
33. Tone Mapping Operator Intel® FPGA IP
34. Test Pattern Generator Intel® FPGA IP
35. Video and Vision Monitor Intel FPGA IP
36. Video Frame Buffer Intel® FPGA IP
37. Video Frame Reader Intel FPGA IP
38. Video Frame Writer Intel FPGA IP
39. Video Streaming FIFO Intel® FPGA IP
40. Video Timing Generator Intel® FPGA IP
41. Warp Intel® FPGA IP
42. デザイン・セキュリティー
43. Video and Vision Processing Suiteユーザーガイドの文書改訂履歴
23.4.1. Genlockコントローラーのフリーランニングの実現 (初期化またはロックからリファレンス・クロックNまで)
23.4.2. リファレンス・クロックNへのロック (Genlock Controller IPフリーランニングから)
23.4.3. VCXOホールドオーバーの設定
23.4.4. Genlock Controller IPの再起動
23.4.5. リファレンス・クロックN Newへのロック (リファレンス・クロックN Oldへのロックから)
23.4.6. リファレンス・クロックまたはVCXOベース周波数への変更 (p50およびp59.94ビデオ・フォーマット間の切り替え、またはその逆)
23.4.7. リファレンス・クロックの妨害 (ケーブルの引っ張り)
インテルのみ表示可能 — GUID: zyg1619090945742
Ixiasoft
33.1. Tone Mapping Operator IPについて
Tone Mapping Operator (TMO) Intel FPGA IPは、リージョナル (タイルベース) アプローチに基づいて画像の処理を動的に適応させます。それにより、潜像の詳細の視認性が向上し、全体的な視聴体験が向上します。
シンボルとピクセルあたりの必要なビット数を並列にコンフィグレーションできます。一般的な用途は、次のとおりです。
- 医療用画像
- マシーンビジョン
- ビデオ会議
- 監視
- 自動車用画像
図 75. TMO IPを使用して実際の画像を処理する例この図は、実際の画像にTMO IPデータフローを適用した後に得られた結果の例を示しています。左は元の画像、右はTMO IP処理後の出力画像です。
AXI4-Stream互換のインテルFPGAビデオ・ストリーミング・インターフェイスを介して、RGB形式でTMO IPにビデオデータを送受信します。IPでは、クロックサイクルごとに処理されるピクセル数、カラービット深度、およびコンポーネント・ストリームのパラメーターの数からビデオバスのサイズを決定します。ビデオ・コンポーネント・ストリームの数は3に固定されています。IPは、以下をサポートします。
- コンポーネントのビット深度は8、10、12 ビット
- クロックあたりのピクセル数は1、2、4
Avalonメモリーマップド制御インターフェイスを介して、TMO IPによって提供される出力画像のコントラスト強調の強度を制御します。制御インターフェイスのデータバスは、組み込みCPUとインターフェイスするために32ビットに設定されています。動作中は、一連のソフトウェアAPIを介して、すべてのIPパラメーターを制御するソフトウェア・ドライバーを使用して、TMO IPをコンフィグレーションできます。
TMO IPでは、次の4つの動作モードが可能です。
- パススルー
- コントラスト強調
- 水平および垂直のスライダー
- 関心領域
TMO IPを使用して実際の画像を処理する例の図では、パススルーとコントラストの強調を示しています。
関心領域を使用すると、アクティブな画像内の特定のウィンドウを定義して、出力画像の特定の部分にのみコントラスト強化を適用することができます。
図 76. 水平スライダーと関心領域の例
TMO IPは、RGBサンプリングをサポートします。出力でのサンプリング方法は、常に入力と同じです。正しい動作を保証するには、CPU制御インターフェイスを介して、現在の標準ビデオ解像度の詳細を提供する必要があります。IPは、4:4:4プログレッシブ・サンプリングのみをサポートします。デインターレースおよびクロマアップまたはダウン・サンプリングは、TMO IPの外部で実行する必要があります。