インテル® Stratix® 10可変精度DSPブロック・ユーザーガイド

ダウンロード PDF
ID 683832
日付 5/08/2017
Public
ドキュメント目次
ドキュメント目次 x
1. Stratix® 10の可変精度DSPブロックの概要 2. ブロック・アーキテクチャーの概要 3. 動作モードの説明 4. デザイン検討事項 5. Stratix® 10可変精度DSPブロック実装ガイド 6. Stratix® 10ネイティブ固定小数点DSP IPコア・リファレンス 7. ALTERA_MULT_ADD IPコア・リファレンス 8. ALTMULT_COMPLEX IPコア・リファレンス 9. LPM_MULT (Multiplier) IP コア・リファレンス 10. Stratix 10ネイティブ浮動小数点DSP IPコア・リファレンス 11. Stratix® 10 可変精度DSPブロック・ユーザーガイドの改訂履歴
1. Stratix® 10の可変精度DSPブロックの概要 x
1.1. 機能特性 1.2. Stratix® 10デバイスでサポートされる動作モード 1.3. リソース
2. ブロック・アーキテクチャーの概要 x
2.1. 固定小数点演算と浮動小数点演算の入力レジスターバンク 2.2. 固定小数点演算と浮動小数点演算のパイプライン・レジスター 2.3. 固定小数点演算向けの前置加算器 2.4. 固定小数点演算向けの内部係数 2.5. 固定小数点演算と浮動小数点演算の乗算器 2.6. 固定小数点演算と浮動小数点演算の乗算器 2.7. 固定小数点演算のアキュムレーターとチェインアウト加算器 2.8. 固定小数点演算のシストリック・レジスター 2.9. 固定小数点演算のダブル累算レジスター 2.10. 固定小数点演算と浮動小数点演算の出力レジスターバンク 2.11. 浮動小数点演算に対する例外処理
3. 動作モードの説明 x
3.1. 固定小数点演算の動作モード 3.2. 浮動小数点演算の動作モード
3.1. 固定小数点演算の動作モード x
3.1.1. 独立乗算器モード 3.1.2. Multiplier Adder Sumモード 3.1.3. 独立複素数乗算器 3.1.4. 36ビット入力に加算する18 × 19乗算モード 3.1.5. シストリックFIR モード
3.1.1. 独立乗算器モード x
3.1.1.1. 18 × 18または18 × 19独立乗算器 3.1.1.2. 27 × 27独立乗算器
3.1.5. シストリックFIR モード x
3.1.5.1. 可変精度ブロック・アーキテクチャー・ビューへのシストリック・モード・ユーザー・ビューのマッピング 3.1.5.2. 18ビットシストリックFIRモード 3.1.5.3. 27ビットシストリックFIRモード
3.2. 浮動小数点演算の動作モード x
3.2.1. 単一の浮動小数点演算機能 3.2.2. 複数の浮動小数点演算機能
3.2.1. 単一の浮動小数点演算機能 x
3.2.1.1. 乗算モード 3.2.1.2. 加算または減算モード 3.2.1.3. 積和演算モード
3.2.2. 複数の浮動小数点演算機能 x
3.2.2.1. 積和または積差モード 3.2.2.2. ベクトル1モード 3.2.2.3. ベクトル2モード 3.2.2.4. ダイレクト・ベクトル・ドット積 3.2.2.5. 複素数乗算
4. デザイン検討事項 x
4.1. 固定小数点演算向けの内部係数と前置加算器 4.2. 固定小数点演算向けのアキュムレーター 4.3. チェインアウト加算器 4.4. 固定小数点演算の入力カスケード
6. Stratix® 10ネイティブ固定小数点DSP IPコア・リファレンス x
6.1. サポートされる動作モード 6.2. 固定小数点演算の最大入力データ幅 6.3. Stratix® 10ネイティブ固定小数点DSP IPコアのパラメーター化 6.4. 信号
6.2. 固定小数点演算の最大入力データ幅 x
6.2.1. 18 x 18 Plus 36モードでの36ビット未満のオペランドの使用例
6.3. Stratix® 10ネイティブ固定小数点DSP IPコアのパラメーター化 x
6.3.1. 動作モードタブ 6.3.2. Pre-adderタブ 6.3.3. 内部係数タブ 6.3.4. アキュムレーター/出力カスケード 6.3.5. Pipeliningタブ 6.3.6. Clear Typeタブ
7. ALTERA_MULT_ADD IPコア・リファレンス x
7.1. 機能特性 7.2. パラメーター 7.3. 信号
7.1. 機能特性 x
7.1.1. 前置加算器 7.1.2. シストリック遅延レジスターのイネーブル 7.1.3. プリロード定数 7.1.4. ダブル・アキュムレーター
7.1.1. 前置加算器 x
7.1.1.1. Pre-adder Simpleモード 7.1.1.2. Pre-adder Coefficientモード 7.1.1.3. Pre-adder Inputモード 7.1.1.4. Pre-adder Squareモード 7.1.1.5. Pre-adder Constantモード
7.2. パラメーター x
7.2.1. Generalタブ 7.2.2. Extra Modesタブ 7.2.3. Multipliersタブ 7.2.4. Preadderタブ 7.2.5. アキュムレーター・タブ 7.2.6. Systolic/Chainout タブ 7.2.7. Pipeliningタブ
8. ALTMULT_COMPLEX IPコア・リファレンス x
8.1. 機能特性 8.2. 複素数乗算 8.3. パラメーター 8.4. 信号
9. LPM_MULT (Multiplier) IP コア・リファレンス x
9.1. 機能特性 9.2. パラメーター 9.3. 信号
9.2. パラメーター x
9.2.1. Generalタブ 9.2.2. General 2タブ 9.2.3. Pipeliningタブ
10. Stratix 10ネイティブ浮動小数点DSP IPコア・リファレンス x
10.1. Stratix® 10 ネイティブ浮動小数点DSPのIPコアでサポートされる動作モード 10.2. Stratix® 10ネイティブ浮動小数点DSP IPコアのパラメーター化 10.3. Stratix® 10ネイティブ浮動小数点DSP IPコアの信号
10.2. Stratix® 10ネイティブ浮動小数点DSP IPコアのパラメーター化 x
10.2.1. Stratix® 10ネイティブ浮動小数点DSP IPコアのパラメーター
1. Stratix® 10の可変精度DSPブロックの概要
2. ブロック・アーキテクチャーの概要
3. 動作モードの説明
4. デザイン検討事項
5. Stratix® 10可変精度DSPブロック実装ガイド
6. Stratix® 10ネイティブ固定小数点DSP IPコア・リファレンス
7. ALTERA_MULT_ADD IPコア・リファレンス
8. ALTMULT_COMPLEX IPコア・リファレンス
9. LPM_MULT (Multiplier) IP コア・リファレンス
10. Stratix 10ネイティブ浮動小数点DSP IPコア・リファレンス
11. Stratix® 10 可変精度DSPブロック・ユーザーガイドの改訂履歴

6.4. 信号

次の図は、 Stratix® 10ネイティブ固定小数点DSP IPコアの入力信号と出力信号を示しています。

図 30.  Stratix® 10ネイティブ固定小数点DSP IPコアの信号
表 27.  データ入力信号
信号名 入力/出力 幅 説明
ax[26:0] 入力 27 最上位の乗算器への入力データバスです。

内部係数機能がイネーブルされている場合、この信号は使用できません。
ay[26:0] 入力 27 最上位の乗算器への入力データバスです。

前置加算器がイネーブルされている場合、この信号は最上位の前置加算器の入力として供給されます。
az[25:0] 入力 26

この信号は、最上位の前置加算器への入力です。

この信号は、前置加算器がイネーブルされている場合にのみ使用できます。
bx[17:0] 入力 18 最下位の乗算器への入力データバスです。

この信号は、m27×27動作モードでは使用できません。また、内部係数機能がイネーブルされている場合も使用できません。

by[18:0] 入力 19 最下位の乗算器への入力データバスです。

前置加算器がイネーブルされている場合、この信号は最下位の前置加算器への入力信号として機能します。

この信号はm27×27動作モードでは使用できません。

bz[17:0] 入力 18

この信号は、最下位の前置加算器への入力信号です。

この信号は、前置加算器がイネーブルされている場合にのみ使用できます。.

この信号は、m27×27動作モードでは使用できません。

表 28.  データ出力信号
信号名 入力/出力 幅 説明
resulta[63:0] Output 64 最上位の乗算器からの出力データバスです。

m18×18_fullモードでのみ、この信号は最大37ビットまでサポートします。

resultb[36:0] Output 37 最下位の乗算器からの出力データバスです。

この信号は、m18×18_full動作モードでのみ使用可能です。

表 29.  クロック、イネーブル、およびクリアー信号
信号名 入力/出力 幅 説明
clk[2:0] 入力 3 すべてのレジスターへの入力クロックです。

個のクロックは、入力レジスター、パイプライン・レジスター、または出力レジスターのいずれかがClock0、Clock1、あるいはClock2に設定されている場合にのみ使用できます。

  • clk[0] = Clock0
  • clk[1] = Clock1
  • clk[2] = Clock2
ena[2:0] 入力 3 clk[2:0]へのクロック・イネーブルです。

この信号はアクティブHighです。

  • ena[0]はClock0用です
  • ena[1]はClock1用です
  • ena[2]はClock2用です
clr[1:0] 入力 2 この信号は、すべてのレジスターの非同期または同期クリアー信号となることができます。Type of CLEAR signalパラメーターを使用して、クリアー入力信号の種類を選択することができます。

この信号はアクティブHighです。

すべての入力レジスターに対してclr[0]を使用し、すべてのパイプラインと出力レジスターに対してclr[1]を使用します。

この信号は、デフォルトでディアサートされます。
表 30.  ダイナミック・コントロール信号各動作モードでサポートされるダイナミック・コントロール信号の機能については、を参照してください。
信号名 入力/出力 幅 説明
sub 入力 1 加算器モジュールの操作を制御するダイナミック入力信号です。
  • 最上位の乗算器の出力を最下位乗算器の出力に加算するには、この信号をディアサートします。最上位の乗算器の出力と最下位の乗算器の出力を加算するには、この信号をディアサートします。
  • 最下位の乗算器の出力から最上位の乗算器の出力を減算するには、この信号をアサートします。

この信号は、デフォルトでディアサートされています。この信号はランタイム中にアサート/ディアサートすることができます。

この信号は、m18x18_fullおよびm27x27動作モードでは使用できません。

negate 入力 1 チェインアウト加算器モジュールの操作を制御するダイナミック入力信号です。
  • 最上位の乗算器と最下位の乗算器の合計をチェインデータ入力バスに加算して、ループバック・データを蓄積するには、この信号をディアサートします。
  • チェインのデータ入力バスからトップとボトムの乗算器の合計を減算し、ループバックデータを蓄積するには、この信号をアサートします。

この信号は、デフォルトでディアサートされています。この信号はランタイム中にアサート/ディアサートすることができます。

この信号は、m18x18_full動作モードでは使用できません。

accumulate 入力 1 アキュムレーター機能をイネーブル/ディスエーブルする入力信号です。
  • アキュムレーター機能をディスエーブルするには、この信号をディアサートします。
  • アキュムレーター機能をイネーブルするには、この信号をアサートします。

この信号は、デフォルトでディアサートされています。この信号はランタイム中にアサート/ディアサートすることができます。

この信号は、m18x18_full動作モードでは使用できません。

loadconst 入力 1 Load Constant機能をイネーブル/ディスエーブルする入力信号です。
  • Load Constant機能をディスエーブルするには、この信号をディアサートします。
  • Load Constant機能をイネーブルするには、この信号をアサートします。

この信号は、デフォルトでディアサートされています。この信号はランタイム中にアサート/ディアサートすることができます。

この信号は、m18x18_full動作モードでは使用できません。

表 31.  内部係数ポート各動作モードでサポートされる機能については、を参照してください。
信号名 入力/出力 幅 説明
coefsela[2:0] 入力 3 最上位の乗算器に対してユーザーが定義した8つの係数値に向けた入力選択信号です。係数値は、内部メモリーに格納され、パラメーターcoef_a_0からcoef_a_7で指定されます。
  • coefsela[2:0] = 000 は、coef_a_0を意味します
  • coefsela[2:0] = 001 は、coef_a_1を意味します
  • coelsela[2:0] = 010 は、coef_a_2を意味します
  • ... と続きます

この信号は、内部係数機能がイネーブルされている場合にのみ使用できます。

この信号は、m18x18_plus36動作モードでは使用できません。

coefselb[2:0] 入力 3 最下位の乗算器に対してユーザーが定義した8つの係数値に向けた入力選択信号です。係数値は、内部メモリーに格納され、パラメーターcoef_b_0からcoef_b_7で指定されます。
  • coefselb[2:0] = 000 は、coef_b_0を意味します
  • coefselb[2:0] = 001 は、coef_b_1を意味します
  • coelselb[2:0] = 010 は、coef_b_2を意味します
  • ... と続きます

この信号は、内部係数機能がイネーブルされている場合にのみ使用できます。

この信号は、m18x18_plus36およびm27x27動作モードでは使用できません。

表 32.  入力カスケード信号
信号名 入力/出力 幅 説明
scanin[26:0] 入力 27 入力カスケードモジュールの入力データバスです。

先行するDSPコアからのscanout信号にこの信号を接続します。

scanout[26:0] 出力 27 入力カスケードモジュールの出力データバスです。

次のDSPコアのscanin信号にこの信号を接続します。

表 33.  出力カスケード信号
信号名 入力/出力 幅 説明
chainin[63:0] 入力 64 出力カスケードモジュールの入力データバスです。

先行するDSPコアからのchainout信号にこの信号を接続します。

18 x 18シストリック・モードでは、44ビットの出力カスケードのみがサポートされています。
chainout[63:0] Output 64 出力カスケードモジュールの出力データバスです。

次のDSPコアのchainin信号にこの信号を接続します。

18 x 18シストリック・モードでは、44ビットの出力カスケードのみがサポートされています。
レベル 2 の表題