インテル® Stratix® 10可変精度DSPブロック・ユーザーガイド

ID 683832
日付 5/08/2017
Public
ドキュメント目次

8.4. 信号

表 44.  ALTMULT_COMPLEX入力信号
信号 要/不要 説明
aclr 必須ではありません 複素数マルチプライヤーの非同期クリアーです。aclr信号がHighにアサートされると、関数は非同期クリアーされます。
sclr 必須ではありません 複素数マルチプライヤーの非同期クリアーです。sclr信号がHighにアサートされると、関数は非同期クリアーされます。
clock 必須 ALTMULT_COMPLEXへのクロック入力です。
dataa_imag[] 必須 複素数マルチプライヤーのデータA信号の虚数入力値です。入力信号の容量はWIDTH_Aパラメーターの値により決定します。
dataa_real[] 必須 複素数マルチプライヤーのデータA信号の実数入力値です。入力信号の容量はWIDTH_Aパラメーターの値により決定します。
datab_imag[] 必須 複素数マルチプライヤーのデータB信号の虚数入力値です。入力信号の容量はWIDTH_Bパラメーターの値により決定します。
datab_real[] 必須 複素数マルチプライヤーのデータB信号の実数入力値です。入力信号の容量はWIDTH_Bパラメーターの値により決定します。
ena 必須ではありません 複素数マルチプライヤーのクロック信号に向けたアクティブHighクロックイネーブルです。
complex 必須ではありません 36 × 36normalモードと18 × 18complexモード間で動的な切り替えをイネーブルするオプションの入力です。

この入力は、Stratix® Vデバイスでのみ使用可能です。GUIにおいて、このパラメーターはDynamic Complex Modeと表示されます。

表 45.  ALTMULT_COMPLEX出力信号
信号 要/不要 説明
result_imag マルチプライヤーの虚数出力値です。出力信号の容量はWIDTH_RESULTパラメーターの値によって決まります。
result_real マルチプライヤーの実数出力値です。出力信号の容量はWIDTH_RESULTパラメーターの値によって決まります。