インテルのみ表示可能 — GUID: sam1395330187264
Ixiasoft
1. Stratix® 10の可変精度DSPブロックの概要
2. ブロック・アーキテクチャーの概要
3. 動作モードの説明
4. デザイン検討事項
5. Stratix® 10可変精度DSPブロック実装ガイド
6. Stratix® 10ネイティブ固定小数点DSP IPコア・リファレンス
7. ALTERA_MULT_ADD IPコア・リファレンス
8. ALTMULT_COMPLEX IPコア・リファレンス
9. LPM_MULT (Multiplier) IP コア・リファレンス
10. Stratix 10ネイティブ浮動小数点DSP IPコア・リファレンス
11. Stratix® 10 可変精度DSPブロック・ユーザーガイドの改訂履歴
インテルのみ表示可能 — GUID: sam1395330187264
Ixiasoft
8.4. 信号
信号 | 要/不要 | 説明 |
---|---|---|
aclr | 必須ではありません | 複素数マルチプライヤーの非同期クリアーです。aclr信号がHighにアサートされると、関数は非同期クリアーされます。 |
sclr | 必須ではありません | 複素数マルチプライヤーの非同期クリアーです。sclr信号がHighにアサートされると、関数は非同期クリアーされます。 |
clock | 必須 | ALTMULT_COMPLEXへのクロック入力です。 |
dataa_imag[] | 必須 | 複素数マルチプライヤーのデータA信号の虚数入力値です。入力信号の容量はWIDTH_Aパラメーターの値により決定します。 |
dataa_real[] | 必須 | 複素数マルチプライヤーのデータA信号の実数入力値です。入力信号の容量はWIDTH_Aパラメーターの値により決定します。 |
datab_imag[] | 必須 | 複素数マルチプライヤーのデータB信号の虚数入力値です。入力信号の容量はWIDTH_Bパラメーターの値により決定します。 |
datab_real[] | 必須 | 複素数マルチプライヤーのデータB信号の実数入力値です。入力信号の容量はWIDTH_Bパラメーターの値により決定します。 |
ena | 必須ではありません | 複素数マルチプライヤーのクロック信号に向けたアクティブHighクロックイネーブルです。 |
complex | 必須ではありません | 36 × 36normalモードと18 × 18complexモード間で動的な切り替えをイネーブルするオプションの入力です。 この入力は、Stratix® Vデバイスでのみ使用可能です。GUIにおいて、このパラメーターはDynamic Complex Modeと表示されます。 |
信号 | 要/不要 | 説明 |
---|---|---|
result_imag | 要 | マルチプライヤーの虚数出力値です。出力信号の容量はWIDTH_RESULTパラメーターの値によって決まります。 |
result_real | 要 | マルチプライヤーの実数出力値です。出力信号の容量はWIDTH_RESULTパラメーターの値によって決まります。 |