Video and Vision Processing Suite Intel® FPGA IPユーザーガイド

ID 683329
日付 6/26/2023
Public
ドキュメント目次
1. Video and Vision Processing Suiteについて 2. Video and Vision Processing IPのスタートガイド 3. Video and Vision Processing IPの機能の説明 4. Video and Vision Processing IPインターフェイス 5. Video and Vision Processing IPレジスター 6. Video and Vision Processing IPのソフトウェア・プログラミング・モデル 7. Protocol Converter Intel® FPGA IP 8. 3D LUT Intel® FPGA IP 9. AXI-Stream Broadcaster Intel® FPGA IP 10. Bits per Color Sample Adapter Intel FPGA IP 11. Chroma Key Intel® FPGA IP 12. Chroma Resampler Intel® FPGA IP 13. Clipper Intel® FPGA IP 14. Clocked Video Input Intel® FPGA IP 15. Clocked Video to Full-Raster Converter Intel® FPGA IP 16. Clocked Video Output Intel® FPGA IP 17. Color Space Converter Intel® FPGA IP 18. Deinterlacer Intel® FPGA IP 19. FIR Filter Intel® FPGA IP 20. Frame Cleaner Intel® FPGA IP 21. Full-Raster to Clocked Video Converter Intel® FPGA IP 22. Full-Raster to Streaming Converter Intel® FPGA IP 23. Genlock Controller Intel® FPGA IP 24. Generic Crosspoint Intel® FPGA IP 25. Genlock Signal Router Intel® FPGA IP 26. Guard Bands Intel® FPGA IP 27. Interlacer Intel® FPGA IP 28. Mixer Intel® FPGA IP 29. Parallel Converter Intel® FPGA IPのピクセル 30. Scaler Intel® FPGA IP 31. Stream Cleaner Intel® FPGA IP 32. Switch Intel® FPGA IP 33. Tone Mapping Operator Intel® FPGA IP 34. Test Pattern Generator Intel® FPGA IP 35. Video and Vision Monitor Intel FPGA IP 36. Video Frame Buffer Intel® FPGA IP 37. Video Frame Reader Intel FPGA IP 38. Video Frame Writer Intel FPGA IP 39. Video Streaming FIFO Intel® FPGA IP 40. Video Timing Generator Intel® FPGA IP 41. Warp Intel® FPGA IP 42. デザイン・セキュリティー 43. Video and Vision Processing Suiteユーザーガイドの文書改訂履歴

10.3. Bits per Color Sample Adapter IPのインターフェイス

表 59.  Bits per Color Sample Adapter IPのインターフェイス
信号名 方向 説明
Clocks and resets
main_clock_clk 入力 1 AXI4-S処理クロック
main_reset_rst 入力 1 AXI4-S処理リセット

Intel FPGA streaming videoインターフェイス

axi4s_vid_in_tdata 入力 8 AXI4-Sデータ入力
axi4s_vid_in_tvalid 入力 1 AXI4-Sデータが有効
axi4s_vid_in_tuser 入力 9

AXI4-S tuser

tuser[0] は、アサートされたときにビデオフレームの開始を示します。

tuser[1] は、アサートされたときに非ビデオパケットの開始を示します。

axi4s_vid_in_tlast 入力 1 AXI4-Sパケットの終了
axi4s_vid_in_tready 出力 1 AXI4-Sデータの準備完了
 
axi4s_vid_out_tdata 出力 0 AXI4-Sデータ入力
axi4s_vid_out_tvalid 出力 1 AXI4-Sデータが有効
axi4s_vid_out_tuser 出力 9

AXI4-S tuser

tuser[0] は、アサートされたときにビデオフレームの開始を示します。

tuser[1] は、アサートされたときに非ビデオパケットの開始を示します。

axi4s_vid_out_tlast 出力 1 AXI4-Sパケットの終了
axi4s_vid_out_tready 入力 1 AXI4-Sデータ準備完了

8

次の式では、これらのインターフェイスのすべてのtdata幅を示しています。

max (ceil((カラーサンプルあたりのビット数 x カラープレーンの数) / 8) x 並列ピクセル x 8、16)

9

次の式では、これらのインターフェイスのすべてのtuser幅を示しています。

N = ceil (tdata width / 8)