インテルのみ表示可能 — GUID: kly1439175970736
Ixiasoft
1. Stratix® 10の可変精度DSPブロックの概要
2. ブロック・アーキテクチャーの概要
3. 動作モードの説明
4. デザイン検討事項
5. Stratix® 10可変精度DSPブロック実装ガイド
6. Stratix® 10ネイティブ固定小数点DSP IPコア・リファレンス
7. ALTERA_MULT_ADD IPコア・リファレンス
8. ALTMULT_COMPLEX IPコア・リファレンス
9. LPM_MULT (Multiplier) IP コア・リファレンス
10. Stratix 10ネイティブ浮動小数点DSP IPコア・リファレンス
11. Stratix® 10 可変精度DSPブロック・ユーザーガイドの改訂履歴
インテルのみ表示可能 — GUID: kly1439175970736
Ixiasoft
1. Stratix® 10の可変精度DSPブロックの概要
更新対象: |
---|
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ずこの翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。 |
Stratix® 10デバイスの可変精度デジタル信号処理 (DSP) ブロックは、固定小数点演算と単精度浮動小数点演算をサポートすることが可能です。 Stratix® 10のDSPブロックは高度な柔軟性を有し、高性能なDSPアプリケーションのサポートに最適化されています。