インテルのみ表示可能 — GUID: bhc1395127609739
Ixiasoft
2.1. インテルFPGA IPコアの紹介
2.2. Intel® FPGA IPコアのインストールとライセンス取得
2.3. IPコアのパラメーターとオプションの指定 ( インテル® Quartus® Primeプロ・エディション)
2.4. IPコア生成の出力 (インテルQuartus Primeプロ・エディション)
2.5. インテルIPコア用に生成されるファイル (従来のパラメーター・エディター)
2.6. インテルFPGA IPコアのシミュレーション
2.7. デザイン階層と一致するSignal Tapデバッグファイルの作成
2.8. LL Ethernet 10G MAC Intel® FPGA IPコアのパラメーター設定
2.9. LL Ethernet 10G MAC Intel® FPGA IPコアのアップグレード
2.10. LL Ethernet 10G MAC Intel® FPGA IPコアのデザインの考慮事項
インテルのみ表示可能 — GUID: bhc1395127609739
Ixiasoft
4.1. アーキテクチャー
LL Ethernet 10G MAC Intel® FPGA IPコアは、MACレシーバー (MAC RX)、MACトランスミッター(MAC TX)、コンフィグレーション・レジスターおよびステータス・レジスター、クロックおよびリセットのブロックで構成されています。
図 8. LL Ethernet 10G MACのブロック図