インテルのみ表示可能 — GUID: bhc1395127713616
Ixiasoft
2.1. インテルFPGA IPコアの紹介
2.2. Intel® FPGA IPコアのインストールとライセンス取得
2.3. IPコアのパラメーターとオプションの指定 ( インテル® Quartus® Primeプロ・エディション)
2.4. IPコア生成の出力 (インテルQuartus Primeプロ・エディション)
2.5. インテルIPコア用に生成されるファイル (従来のパラメーター・エディター)
2.6. インテルFPGA IPコアのシミュレーション
2.7. デザイン階層と一致するSignal Tapデバッグファイルの作成
2.8. LL Ethernet 10G MAC Intel® FPGA IPコアのパラメーター設定
2.9. LL Ethernet 10G MAC Intel® FPGA IPコアのアップグレード
2.10. LL Ethernet 10G MAC Intel® FPGA IPコアのデザインの考慮事項
インテルのみ表示可能 — GUID: bhc1395127713616
Ixiasoft
4.6.1.2. 一時停止フレームの送信
次のいずれかの方法を使用して、一時停止フレームの送信をトリガーします。
- avalon_st_pause_data 信号 (tx_pauseframe_enable[2:1] を0に設定) - この2ビット信号をFIFOバッファーまたはクライアントに接続できます。ビット設定は、次のとおりです。
- avalon_st_pause_data[1]:1 - XOFF一時停止フレームの送信をトリガーします。
- avalon_st_pause_data[0]: 1 - XON一時停止フレームの送信をトリガーします。XON一時停止フレームの送信は、XOFF一時停止フレームの後に1回だけトリガーされます。avalon_st_pause_data[0] 信号がアサートされている時間には関係ありません。
- tx_pauseframe_control レジスター (tx_pauseframe_enable[2:0] を0x1に設定) - ホスト (ソフトウェア) は、このレジスターを設定して、一時停止フレームの送信をトリガーできます。tx_pauseframe_control[1] を1に設定すると、XOFF一時停止フレームの送信がトリガーされます。tx_pauseframe_control[0] を1に設定すると、XON一時停止フレームの送信がトリガーされます。レジスターは、要求が実行された後に自動的にクリアされます。
tx_pauseframe_quanta レジスターで一時停止クォンタムを設定できます。MACでは、XOFF一時停止フレームの一時停止クォンタムフィールドをこのレジスター値に設定します。
注: 新しいレジスターフィールドでは、どの一時停止インターフェイスを有効にするかを決定します。
次の図で示しているのは、XON一時停止フレームの送信です。MACでは、送信先アドレスフィールドをグローバル・マルチキャスト・アドレス01-80-C2-00-00-01 (0x010000c28001) に設定し、送信元アドレスを tx_addrins_macaddr0 レジスターおよび tx_addrins_madaddr1 レジスターでコンフィグレーションされたMACプライマリー・アドレスに設定します。
図 24. XON一時停止フレームの送信