インテルのみ表示可能 — GUID: bhc1395127645208
Ixiasoft
2.1. インテルFPGA IPコアの紹介
2.2. Intel® FPGA IPコアのインストールとライセンス取得
2.3. IPコアのパラメーターとオプションの指定 ( インテル® Quartus® Primeプロ・エディション)
2.4. IPコア生成の出力 (インテルQuartus Primeプロ・エディション)
2.5. インテルIPコア用に生成されるファイル (従来のパラメーター・エディター)
2.6. インテルFPGA IPコアのシミュレーション
2.7. デザイン階層と一致するSignal Tapデバッグファイルの作成
2.8. LL Ethernet 10G MAC Intel® FPGA IPコアのパラメーター設定
2.9. LL Ethernet 10G MAC Intel® FPGA IPコアのアップグレード
2.10. LL Ethernet 10G MAC Intel® FPGA IPコアのデザインの考慮事項
インテルのみ表示可能 — GUID: bhc1395127645208
Ixiasoft
4.4.6. XGMIIの送信
XGMIIでは、MAC TXは以下を実行します。
- フレームの最初のバイトをインターフェイスのレーン0に調整します。
- エンディアン変換を実行します。 Avalon® Streamingインターフェイスでクライアントから受信した送信フレームは、ビッグ・エンディアンです。XGMIIで送信されるフレームは、リトル・エンディアンです。したがって、MAC TXは、このインターフェイスで最下位バイトからフレームを送信します。
次の図で示しているのは、 Avalon® ストリーミングTXデータ・インターフェイスおよびXGMIIのタイミングです。D5の値の最下位バイトは、XGMIIで最初に送信されます。
図 13. エンディアン変換