インテルのみ表示可能 — GUID: bhc1395127638940
Ixiasoft
2.1. インテルFPGA IPコアの紹介
2.2. Intel® FPGA IPコアのインストールとライセンス取得
2.3. IPコアのパラメーターとオプションの指定 ( インテル® Quartus® Primeプロ・エディション)
2.4. IPコア生成の出力 (インテルQuartus Primeプロ・エディション)
2.5. インテルIPコア用に生成されるファイル (従来のパラメーター・エディター)
2.6. インテルFPGA IPコアのシミュレーション
2.7. デザイン階層と一致するSignal Tapデバッグファイルの作成
2.8. LL Ethernet 10G MAC Intel® FPGA IPコアのパラメーター設定
2.9. LL Ethernet 10G MAC Intel® FPGA IPコアのアップグレード
2.10. LL Ethernet 10G MAC Intel® FPGA IPコアのデザインの考慮事項
インテルのみ表示可能 — GUID: bhc1395127638940
Ixiasoft
4.4.5. パケット間ギャップの生成と挿入
MAC TXでは、平均IPGをTXフレーム間で維持します。これはIEEE 802.3 Ethernet規格で要求されているものです。平均IPGは、不足アイドルカウント (DIC) を使用して96ビット時間 (12バイト時間) に維持されます。MAC TXでは、DICの値に応じて、アイドルバイトを挿入または削除します。DICは9から15バイトである必要があります。IPGを平均化することで、MACが使用可能な最大帯域幅を使用できるようになります。
ただし、10M/100M/1G/2.5G動作の場合、MAC TXでは12バイト時間の最小IPGを維持します。