インテルのみ表示可能 — GUID: bhc1395127683580
Ixiasoft
2.1. インテルFPGA IPコアの紹介
2.2. Intel® FPGA IPコアのインストールとライセンス取得
2.3. IPコアのパラメーターとオプションの指定 ( インテル® Quartus® Primeプロ・エディション)
2.4. IPコア生成の出力 (インテルQuartus Primeプロ・エディション)
2.5. インテルIPコア用に生成されるファイル (従来のパラメーター・エディター)
2.6. インテルFPGA IPコアのシミュレーション
2.7. デザイン階層と一致するSignal Tapデバッグファイルの作成
2.8. LL Ethernet 10G MAC Intel® FPGA IPコアのパラメーター設定
2.9. LL Ethernet 10G MAC Intel® FPGA IPコアのアップグレード
2.10. LL Ethernet 10G MAC Intel® FPGA IPコアのデザインの考慮事項
インテルのみ表示可能 — GUID: bhc1395127683580
Ixiasoft
4.5.2. CRCのチェック
MAC RXでは、受信したフレームバイトのCRC-32チェックサムを計算し、計算した値を受信フレームのCRCフィールドと比較します。値が一致しない場合、MAC RXは avalon_st_rx_error[1] を1に設定することでフレームを無効としてマークし、受信フレームをクライアントに転送します。CRCエラー・インジケーターがアサートされると、外部ロジックはフレームバイトをドロップすることが期待されます。