インテルのみ表示可能 — GUID: bhc1395127781203
Ixiasoft
インテルのみ表示可能 — GUID: bhc1395127781203
Ixiasoft
5.9. Timestampレジスター
ワードオフセット | レジスター名 | 説明 | アクセス | HWリセット値 |
---|---|---|---|---|
0x0100 | tx_period_10G | 10Gおよび10M/100M/1G/2.5G/5G/10G (USXGMII) 動作のデータパスでのタイムスタンプ調整用のクロック周期を指定します。MAC IPコアでは、このレジスターの値に、実際のタイムスタンプとXGMIIバスを分離するステージ数を乗算します。
|
RW | 0x33333 |
0x0102 | tx_fns_adjustment_10G | 10Gおよび10M/100M/1G/2.5G/5G/10G (USXGMII) 動作のデータパスでの静的タイミング調整 (小数ナノ秒単位) です。
MAC IPコアの動作をイネーブルする前に、このレジスターをコンフィグレーションしてください。 タイミング調整の計算については、関連リンクを参照してください。 |
RW | 0x0 |
0x0104 | tx_ns_adjustment_10G | 10Gおよび10M/100M/1G/2.5G/5G/10G (USXGMII) 動作のデータパスでの静的タイミング調整 (ナノ秒単位) です。
MAC IPコアの動作をイネーブルする前に、このレジスターをコンフィグレーションしてください。 タイミング調整の計算については、関連リンクを参照してください。 |
RW | 0x0 |
0x0108 | tx_period_mult_speed | 10M/100M/1G動作のデータパスでのタイムスタンプ調整用のクロック周期を指定します。MAC IPコアでは、このレジスターの値に、実際のタイムスタンプとGMII/MIIバスを分離するステージ数を乗算します。
125 MHzクロックのデフォルト値は、8 nsです。MAC IPコアの動作をイネーブルする前に、このレジスターをコンフィグレーションしてください。 IPコアは、1G/2.5Gコンフィグレーションのクロック周期を自動的に設定します。1Gの場合、クロック周期は62.5 MHzクロックでは16 nsに設定されます。2.5Gの場合、クロック周期は156.25 MHzクロックでは6.4 nsです。 |
RW | 0x80000 |
0x0120 | rx_period_10G | 10Gおよび10M/100M/1G/2.5G/5G/10G (USXGMII) 動作のデータパスでのタイムスタンプ調整用のクロック周期を指定します。MAC IPコアでは、このレジスターの値に、実際のタイムスタンプとXGMIIバスを分離するステージ数を乗算します。
|
RW | 0x33333 |
0x0122 | rx_fns_adjustment_10G | 10Gおよび10M/100M/1G/2.5G/5G/10G (USXGMII) 動作のデータパスでの静的タイミング調整 (小数ナノ秒単位) です。
MAC IPコアの動作をイネーブルする前に、このレジスターをコンフィグレーションしてください。 タイミング調整の計算については、関連リンクを参照してください。 |
RW | 0x0 |
0x0124 | rx_ns_adjustment_10G | 10Gおよび10M/100M/1G/2.5G/5G/10G (USXGMII) 動作のデータパスでの静的タイミング調整 (ナノ秒単位) です。
MAC IPコアの動作をイネーブルする前に、このレジスターをコンフィグレーションしてください。 タイミング調整の計算については、関連リンクを参照してください。 |
RW | 0x0 |
0x0128 | rx_period_mult_speed | 10M/100M/1G動作のデータパスでのタイムスタンプ調整用のクロック周期を指定します。MAC IPコアでは、このレジスターの値に、実際のタイムスタンプとGMII/MIIバスを分離するステージ数を乗算します。
125 MHzクロックのデフォルト値は、8 nsです。MAC IPコアの動作をイネーブルする前に、このレジスターをコンフィグレーションしてください。 IPコアは、1G/2.5Gコンフィグレーションのクロック周期を自動的に設定します。1Gの場合、クロック周期は62.5 MHzクロックでは16 nsに設定されます。2.5Gの場合、クロック周期は156.25 MHzクロックでは6.4 nsです。 |
RW | 0x80000 |
0x10A | tx_fns_adjustment_mult_speed | 10M/100M/1G/2.5G動作のデータパスでの静的タイミング調整 (小数ナノ秒単位) です。
MAC IPコアの動作をイネーブルする前に、このレジスターをコンフィグレーションしてください。 タイミング調整の計算については、関連リンクを参照してください。 |
RW | 0x0 |
0x10C | tx_ns_adjustment_mult_speed | 10M/100M/1G/2.5G動作のデータパスでの静的タイミング調整 (ナノ秒単位) です。
MAC IPコアの動作をイネーブルする前に、このレジスターをコンフィグレーションしてください。 タイミング調整の計算については、関連リンクを参照してください。 |
RW | 0x0 |
0x12A | rx_fns_adjustment_mult_speed | 10M/100M/1G/2.5G動作のデータパスでの静的タイミング調整 (小数ナノ秒単位) です。
MAC IPコアの動作をイネーブルする前に、このレジスターをコンフィグレーションしてください。 タイミング調整の計算については、関連リンクを参照してください。 |
RW | 0x0 |
0x12C | rx_ns_adjustment_mult_speed | 10M/100M/1G/2.5G動作のデータパスでの静的タイミング調整 (ナノ秒単位) です。
MAC IPコアの動作をイネーブルする前に、このレジスターをコンフィグレーションしてください。 タイミング調整の計算については、関連リンクを参照してください。 |
RW | 0x0 |
0x110 | tx_asymmetry | 算術演算の非対称値と方向を指定します。
|
RW | 0x0 |
0x112 | tx_p2p | meanPathDelay の算術演算の方向を指定します。
|
RW | 0x0 |
0x114 | tx_cf_err_stat |
|
RW1C | 0x0 |
0x12E | rx_p2p_mpd_ns | meanPathDelay は有効で、ns単位での値です。 ピアツーピア・メカニズムは、各入力ポートに meanPathDelay を提供します。これは、パケットが出力ポートに送信される前に、Syncパケットの訂正フィールドに追加する必要があります。したがって、出力ポートは、入力ポートの「meanPathDelay」のいずれかを追加する可能性があります。出力ポートに追加される値は、Syncパケットが到着した入力ポートに対応している必要があります。
|
RW | 0x0 |
0x130 | rx_p2p_mpd_fns |
|
RW | 0x0 |