インテルのみ表示可能 — GUID: bhc1395127708818
Ixiasoft
2.1. インテルFPGA IPコアの紹介
2.2. Intel® FPGA IPコアのインストールとライセンス取得
2.3. IPコアのパラメーターとオプションの指定 ( インテル® Quartus® Primeプロ・エディション)
2.4. IPコア生成の出力 (インテルQuartus Primeプロ・エディション)
2.5. インテルIPコア用に生成されるファイル (従来のパラメーター・エディター)
2.6. インテルFPGA IPコアのシミュレーション
2.7. デザイン階層と一致するSignal Tapデバッグファイルの作成
2.8. LL Ethernet 10G MAC Intel® FPGA IPコアのパラメーター設定
2.9. LL Ethernet 10G MAC Intel® FPGA IPコアのアップグレード
2.10. LL Ethernet 10G MAC Intel® FPGA IPコアのデザインの考慮事項
インテルのみ表示可能 — GUID: bhc1395127708818
Ixiasoft
4.6.1.1. 一時停止フレームの受信
MACはXOFF一時停止フレームを受信すると、一時停止フレームの一時停止クォンタムフィールドに等しい期間、リモートパートナーへのフレームの送信を停止します。MACがフレーム送信の途中で一時停止フレームを受信した場合、MACは現在のフレームの送信を終了し、一時停止クォンタムで指定された期間、送信を一時停止します。MACは、XON一時停止フレームを受信するか、またはタイマーが時間切れになると、送信を再開します。受信した一時停止クォンタムは、現在格納されているすべてのカウンターをオーバーライドします。リモートパートナーが複数の一時停止クォンタムを送信する場合、MACは一時停止の値をリモートパートナーから受信した最後のクォンタムに設定します。rx_frame_control レジスターの IGNORE_PAUSE ビットを1に設定することにより、一時停止フレームを無視して、フレームの送信を続行するようにMACをコンフィグレーションするオプションもあります。