インテルのみ表示可能 — GUID: bhc1395127752579
Ixiasoft
2.1. インテルFPGA IPコアの紹介
2.2. Intel® FPGA IPコアのインストールとライセンス取得
2.3. IPコアのパラメーターとオプションの指定 ( インテル® Quartus® Primeプロ・エディション)
2.4. IPコア生成の出力 (インテルQuartus Primeプロ・エディション)
2.5. インテルIPコア用に生成されるファイル (従来のパラメーター・エディター)
2.6. インテルFPGA IPコアのシミュレーション
2.7. デザイン階層と一致するSignal Tapデバッグファイルの作成
2.8. LL Ethernet 10G MAC Intel® FPGA IPコアのパラメーター設定
2.9. LL Ethernet 10G MAC Intel® FPGA IPコアのアップグレード
2.10. LL Ethernet 10G MAC Intel® FPGA IPコアのデザインの考慮事項
インテルのみ表示可能 — GUID: bhc1395127752579
Ixiasoft
4.10.4.2. UDP/IPv4を経由したPTPパケット
次の図で示しているのは、UDP/IPv4でカプセル化されたPTPパケットの構造と形式です。チェックサム計算は、UDP/IPv4プロトコルではオプションです。1588v2 TXロジックは、チェックサムをゼロに設定する必要があります。
図 33. イーサネット・フレーム上を経由したUDP/IPv4内におけるPTPパケット
図 34. UDP/IPv4を経由したPTPパケット形式