Low Latency Ethernet 10G MAC Intel® FPGA IPユーザーガイド

ID 683426
日付 8/23/2021
Public
ドキュメント目次

6.9.3. GMII TX信号

表 48.  GMII TX信号
信号 動作モード 入力/出力 説明
gmii_tx_clk
  • 1G/10G
  • 10M/100M/1G/10G
入力 1 125 MHzのTXクロックです。
gmii_tx_d[] 出力 8 TXデータです。
gmii_tx_en 出力 1 アサートされると、TXデータが有効であることを示します。
gmii_tx_err 出力 1 アサートされると、TXデータにエラーが含まれていることを示します。
gmii16b_tx_clk
  • 1G/2.5G
  • 1G/2.5G/10G (MGBASE-T)
  • 10M/100M/1G/2.5G
  • 10M/100M/1G/2.5G/10G (MGBASE-T)
入力 1 156.25 MHzのTXクロック (2.5G用)。62.5 MHzのTXクロック (1G用)。62.5 MHzのTXクロック (10M/100M/1G用)。
gmii16b_tx_d[] 出力 16 TXデータです。
gmii16b_tx_en 出力 2 アサートされると、TXデータが有効であることを示します。
gmii16b_tx_err 出力 2 アサートされると、TXデータにエラーが含まれていることを示します。