インテルのみ表示可能 — GUID: bhc1395127707559
Ixiasoft
2.1. インテルFPGA IPコアの紹介
2.2. Intel® FPGA IPコアのインストールとライセンス取得
2.3. IPコアのパラメーターとオプションの指定 ( インテル® Quartus® Primeプロ・エディション)
2.4. IPコア生成の出力 (インテルQuartus Primeプロ・エディション)
2.5. インテルIPコア用に生成されるファイル (従来のパラメーター・エディター)
2.6. インテルFPGA IPコアのシミュレーション
2.7. デザイン階層と一致するSignal Tapデバッグファイルの作成
2.8. LL Ethernet 10G MAC Intel® FPGA IPコアのパラメーター設定
2.9. LL Ethernet 10G MAC Intel® FPGA IPコアのアップグレード
2.10. LL Ethernet 10G MAC Intel® FPGA IPコアのデザインの考慮事項
インテルのみ表示可能 — GUID: bhc1395127707559
Ixiasoft
4.6.1. IEEE 802.3フロー制御
IEEE 802.3フロー制御を使用するには、次のレジスターを設定します。
- TXデータパス上で、
- tx_pfc_priority_enable[7:0] を0に設定して、PFCをディスエーブルします。残りのビットは未使用です。
- tx_pauseframe_enable[0] を1に設定して、IEEE 802.3フロー制御をイネーブルします。
- RXデータパス上で、
- rx_pfc_control[7:0] を1に設定して、PFCをディスエーブルします。残りのビットはほとんど未使用です。
- rx_frame_control レジスターの IGNORE_PAUSE ビットを0に設定して、IEEE 802.3フロー制御をイネーブルします。