インテルのみ表示可能 — GUID: bhc1395127809332
Ixiasoft
インテルのみ表示可能 — GUID: bhc1395127809332
Ixiasoft
6.9.2. XGMII RX信号
以下の信号は、次の動作モード、10G、1G/10G、1G/2.5G/10G、10M/100M/1G/2.5G/5G/10G (USXGMII)、10M/100M/1G/10G、および10M/100M/1G/2.5G/10Gで存在します。
信号 | 条件 | 入力/出力 | 幅 | 説明 |
---|---|---|---|---|
xgmii_rx_data[] | Use legacy Ethernet 10G MAC XGMII interfaceがディスエーブル。 Enable 10GBASE-R register modeがディスエーブル。 |
入力 | 32 | 4レーンのRXデータバス。レーン0は最下位ビットから開始します。
|
Use legacy Ethernet 10G MAC XGMII interfaceがディスエーブル。 Enable 10GBASE-R register modeがイネーブル。 |
入力 | 64 | 8レーンのSDR XGMII受信データ。この信号は、Native PHY IPコアに直接接続します。
|
|
xgmii_rx_control[] | Use legacy Ethernet 10G MAC XGMII interfaceがディスエーブル。 Enable 10GBASE-R register modeがディスエーブル。 |
入力 | 4 | xgmii_rx_data[] の各レーンの制御ビット。
|
Use legacy Ethernet 10G MAC XGMII interfaceがディスエーブル。 Enable 10GBASE-R register modeがイネーブル。 |
入力 | 8 | 8レーンのSDR XGMII受信制御。この信号は、Native PHY IPコアに直接接続します。
|
|
xgmii_rx_valid | Use legacy Ethernet 10G MAC XGMII interfaceがディスエーブル。 (Enable 10GBASE-R register modeがイネーブルまたは、Speedが100M/100M/1G/2.5G/5G/10G (USXGMII) に設定されている) |
入力 | 1 | アサートされると、データバスと制御バスが有効であることを示します。 |
xgmii_rx[] | Use legacy Ethernet 10G MAC XGMII interfaceがイネーブル。 | 入力 | 72 | 8レーンのSDR XGMII受信データバスおよび制御バス。各レーンには、8つのデータと1つの制御ビットが含まれています。信号マッピングは64ビットMACと互換性があります。
|
link_fault_status_xgmii_rx_data[] | — | 出力 | 2 | 次の値は、リンク障害ステータスを示しています。
|