インテルのみ表示可能 — GUID: lbl1455130101432
Ixiasoft
2.1. インテルFPGA IPコアの紹介
2.2. Intel® FPGA IPコアのインストールとライセンス取得
2.3. IPコアのパラメーターとオプションの指定 ( インテル® Quartus® Primeプロ・エディション)
2.4. IPコア生成の出力 (インテルQuartus Primeプロ・エディション)
2.5. インテルIPコア用に生成されるファイル (従来のパラメーター・エディター)
2.6. インテルFPGA IPコアのシミュレーション
2.7. デザイン階層と一致するSignal Tapデバッグファイルの作成
2.8. LL Ethernet 10G MAC Intel® FPGA IPコアのパラメーター設定
2.9. LL Ethernet 10G MAC Intel® FPGA IPコアのアップグレード
2.10. LL Ethernet 10G MAC Intel® FPGA IPコアのデザインの考慮事項
インテルのみ表示可能 — GUID: lbl1455130101432
Ixiasoft
2.7. デザイン階層と一致するSignal Tapデバッグファイルの作成
インテル® Arria® 10および インテル® Cyclone® 10 GXデバイスの場合、 インテル® Quartus® Prime開発ソフトウェアは、build_stp.tcl および <ip_core_name>.xml の2つのファイルを生成します。これらのファイルを使用して、デザイン階層に一致するプローブポイントを含んだSignal Tapファイルを生成できます。
インテル® Quartus® Prime開発ソフトウェアは、これらのファイルを <IP core directory>/synth/debug/stp/ ディレクトリーに格納します。
インテル® Quartus® Prime開発ソフトウェアでデザインを合成します。
- View > Utility Windows > Tcl Consoleをクリックして、Tcl コンソールを開きます。
- Tcl コンソールで、次のコマンドを実行します。
source <IP core directory>/synth/debug/stp/build_stp.tcl
- STPファイルを生成するには、次のコマンドを入力します。
main -stp_file <output stp file name>.stp -xml_file <input xml_file name>.xml -mode build
- プロジェクトにこのSignal Tapファイル (.stp) を追加するには、Project > Add/Remove Files in Projectを選択します。次に、デザインをコンパイルします。
- FPGAをプログラムするには、Tools > Programmerをクリックします。
- Signal Tap Logic Analyzerを開始するには、Quartus Prime > Tools > Signal Tap Logic Analyzerをクリックます。
ソフトウェア生成スクリプトは、 <output stp file name>.stp でSignal Tapの取得クロックを割り当てない可能性があります。その結果、 インテル® Quartus® Prime開発ソフトウェアは、auto_stp_external_clock というクロックピンを自動的に作成します。適切なクロック信号を各STPインスタンスのSignal Tapサンプリング・クロックとして手動で置き換える必要のある場合があります。
- デザインを再コンパイルします。
- IPコアのステートを監視するには、Run Analysisをクリックします。
デザインでの使用不可を表す赤色の信号またはSignal Tapインスタンスが見られる場合があります。ほとんどの場合、この信号やインスタンスを支障なく無視できます。これは、ソフトウェアが幅の広いバスを生成し、デザインに含まないインスタンスが存在するために見られます。