インテルのみ表示可能 — GUID: bhc1395127729281
Ixiasoft
2.1. インテルFPGA IPコアの紹介
2.2. Intel® FPGA IPコアのインストールとライセンス取得
2.3. IPコアのパラメーターとオプションの指定 ( インテル® Quartus® Primeプロ・エディション)
2.4. IPコア生成の出力 (インテルQuartus Primeプロ・エディション)
2.5. インテルIPコア用に生成されるファイル (従来のパラメーター・エディター)
2.6. インテルFPGA IPコアのシミュレーション
2.7. デザイン階層と一致するSignal Tapデバッグファイルの作成
2.8. LL Ethernet 10G MAC Intel® FPGA IPコアのパラメーター設定
2.9. LL Ethernet 10G MAC Intel® FPGA IPコアのアップグレード
2.10. LL Ethernet 10G MAC Intel® FPGA IPコアのデザインの考慮事項
インテルのみ表示可能 — GUID: bhc1395127729281
Ixiasoft
4.10. IEEE 1588v2
IEEE 1588v2オプションで提供するのは、LL Ethernet 10G MAC IPコアデザインの受信フレームと送信フレーム用のタイムスタンプです。この機能は、Precision Time Protocol (PTP) で構成されています。PTPはプロトコルであり、ネットワーク内のすべてのリアルタイムクロックをマスタークロックに正確に同期します。
IEEE 1588v2オプションには、以下の機能があります。
- 送信データパスでの4種類のPTPクロックをサポートします。
- マスターとスレーブの通常のクロック
- マスターとスレーブの境界クロック
- エンドツーエンド (E2E) トランスペアレント・クロック
- ピアツーピア (P2P) トランスペアレント・クロック
- 次のメッセージタイプでPTPをサポートします。
- PTPイベントメッセージ - Sync、Delay_Req、Pdelay_Req、およびPdelay_Resp
- PTPの一般的なメッセージ - Follow_Up、Delay_Resp、Pdelay_Resp_Follow_Up、Announce、Management、およびSignaling
- 送信データパスでの1ステップと2ステップの同時クロック同期をサポートします。
- 1ステップのクロック同期 - MAC機能では、Sync PTPメッセージに正確なタイムスタンプを挿入するか、滞留時間で訂正フィールドを更新します。
- 2ステップのクロック同期 - MAC機能では、すべてのPTPメッセージに対して正確なタイムスタンプおよび関連するフィンガープリントを提供します。
- 次のPHY動作速度ランダムエラーをサポートします。
- 10 Gbps - ± 1 nsのタイムスタンプ精度
- 5 Gbps - ± 2 nsのタイムスタンプ精度
- 2.5 Gbps - ± 2 nsのタイムスタンプ精度
- 1 Gbps - ± 2 nsのタイムスタンプ精度
- 100 Mbps - ± 5 nsのタイムスタンプ精度
- すべての速度で± 3 nsのスタティック・エラーをサポートします。
注: インテル® Stratix® 10デバイスのスタティック・エラー は± 4 nsです。
- PTPパケット用のIEEE 802.3、UDP/IPv4、およびUDP/IPv6プロトコルのカプセル化をサポートします。
- タグなし、VLANタグ付き、Stacked VLAN Tagged PTPパケット、および任意の数のMPLSラベルをサポートします。ユーザー制御下のパケット・クラシファイアは、パケット (イーサネット・パケットまたはMPLSパケット) を解析し、IPコアに必要なオフセットを提供します。このオフセットにより、Time of Day (ToD) または修正係数 (CF) の更新が発生します。
- 送信データパスと受信データパスの両方でタイムスタンプ訂正用のコンフィグレーション可能なレジスターをサポートします。
- 64ビットおよび96ビットのタイムスタンプのストリームを提供するToDクロックをサポートします。64ビットのタイムスタンプはトランスペアレント・クロック・デバイス用であり、96ビットのタイムスタンプは、通常のクロックおよび境界クロックデバイス用です。