インテルのみ表示可能 — GUID: bhc1395127798230
Ixiasoft
2.1. インテルFPGA IPコアの紹介
2.2. Intel® FPGA IPコアのインストールとライセンス取得
2.3. IPコアのパラメーターとオプションの指定 ( インテル® Quartus® Primeプロ・エディション)
2.4. IPコア生成の出力 (インテルQuartus Primeプロ・エディション)
2.5. インテルIPコア用に生成されるファイル (従来のパラメーター・エディター)
2.6. インテルFPGA IPコアのシミュレーション
2.7. デザイン階層と一致するSignal Tapデバッグファイルの作成
2.8. LL Ethernet 10G MAC Intel® FPGA IPコアのパラメーター設定
2.9. LL Ethernet 10G MAC Intel® FPGA IPコアのアップグレード
2.10. LL Ethernet 10G MAC Intel® FPGA IPコアのデザインの考慮事項
インテルのみ表示可能 — GUID: bhc1395127798230
Ixiasoft
6.6.1. Avalon® ストリーミングTXデータ・インターフェイスの信号
信号 | 入力/出力 | 幅 | 説明 |
---|---|---|---|
avalon_st_tx_startofpacket | 入力 | 1 | この信号をアサートして、TXデータの開始を示します。 |
avalon_st_tx_endofpacket | 入力 | 1 | この信号をアサートして、TXデータの終了を示します。 |
avalon_st_tx_valid | 入力 | 1 | この信号をアサートして、このインターフェイス上の avalon_st_tx_data[] 信号およびその他の信号は有効であることを示します。 |
avalon_st_tx_ready | 出力 | 1 | アサートされると、MAC IPコアがデータを受け入れる準備ができていることを示します。この信号のリセット値は、非決定論的です。
注: リセット中、この信号の値は0または1になります。
|
avalon_st_tx_error | 入力 | 1 | この信号をアサートして、現在のTXパケットにエラーが含まれていることを示します。 |
avalon_st_tx_data[] | 入力 | 32/64 | クライアントからのTXデータ。クライアントでは、TXデータを avalon_st_tx_data[31:24]、avalon_st_tx_data[23:16] などの順序でMAC IPコアに送信します。 Use 64-bit Ethernet 10G MAC Avalon streaming interfaceのオプションをイネーブルすると、幅は64ビットになります。それ以外の場合は32ビットです。 |
avalon_st_tx_empty[] | 入力 | 2/3 | この信号を使用して、TXデータの終了を含むサイクル内の空のバイト数を指定します。
|