Low Latency Ethernet 10G MAC Intel® FPGA IPユーザーガイド

ID 683426
日付 8/23/2021
Public
ドキュメント目次

6.9.1. XGMII TX信号

以下の信号は、次の動作モード、10G、1G/10G、1G/2.5G/10G、10M/100M/1G/2.5G/5G/10G (USXGMII)、10M/100M/1G/10G、および10M/100M/1G/2.5G/10Gで存在します。

表 46.  XGMII TX信号
信号 条件 入力/出力 説明
xgmii_tx_data[]

Use legacy Ethernet 10G MAC XGMII interfaceがディスエーブル。

Enable 10GBASE-R register modeがディスエーブル。

出力 32

4レーンのデータバス。レーン0は最下位ビットから開始します。

  • レーン0: xgmii_tx_data[7:0]
  • レーン1: xgmii_tx_data[15:8]
  • レーン2: xgmii_tx_data[23:16]
  • レーン3: xgmii_tx_data[31:24]

Use legacy Ethernet 10G MAC XGMII interfaceがディスエーブル。

Enable 10GBASE-R register modeがイネーブル。

出力 64

8レーンのSDR XGMII送信データ。この信号は、Native PHY IPコアに直接接続します。

  • レーン0: xgmii_tx_data[7:0]
  • レーン1: xgmii_tx_data[15:8]
  • レーン2: xgmii_tx_data[23:16]
  • レーン3: xgmii_tx_data[31:24]
  • レーン4: xgmii_tx_data[39:32]
  • レーン5: xgmii_tx_data[47:40]
  • レーン6: xgmii_tx_data[55:48]
  • レーン7: xgmii_tx_data[63:56]
xgmii_tx_control[]

Use legacy Ethernet 10G MAC XGMII interfaceがディスエーブル。

Enable 10GBASE-R register modeがディスエーブル。

出力 4

xgmii_tx_data[] の各レーンの制御ビット。

  • レーン0: xgmii_tx_control[0]
  • レーン1: xgmii_tx_control[1]
  • レーン2: xgmii_tx_control[2]
  • レーン3: xgmii_tx_control[3]

Use legacy Ethernet 10G MAC XGMII interfaceがディスエーブル。

Enable 10GBASE-R register modeがイネーブル。

出力 8

8レーンのSDR XGMII送信制御。この信号は、Native PHY IPコアに直接接続します。

  • レーン0: xgmii_tx_control[0]
  • レーン1: xgmii_tx_control[1]
  • レーン2: xgmii_tx_control[2]
  • レーン3: xgmii_tx_control[3]
  • レーン4: xgmii_tx_control[4]
  • レーン5: xgmii_tx_control[5]
  • レーン6: xgmii_tx_control[6]
  • レーン7: xgmii_tx_control[7]
xgmii_tx_valid

Use legacy Ethernet 10G MAC XGMII interfaceがディスエーブル。

(Enable 10GBASE-R register modeがイネーブルまたは、Speed10M/100M/1G/2.5G/5G/10G (USXGMII) に設定されている)

出力 1 アサートされると、データバスと制御バスが有効であることを示します。
xgmii_tx[] Use legacy Ethernet 10G MAC XGMII interfaceがイネーブル。 出力 72

8レーンのSDR XGMIIは、データバスと制御バスを送信します。各レーンには、8つのデータと1つの制御ビットが含まれています。信号マッピングは64b MACと互換性があります。

  • レーン0のデータ: xgmii_tx[7:0]
  • レーン0の制御: xgmii_tx[8]
  • レーン1のデータ: xgmii_tx[16:9]
  • レーン1の制御: xgmii_tx[17]
  • レーン2のデータ: xgmii_tx[25:18]
  • レーン2の制御: xgmii_tx[26]
  • レーン3のデータ: xgmii_tx[34:27]
  • レーン3の制御: xgmii_tx[35]
  • レーン4のデータ: xgmii_tx[43:36]
  • レーン4の制御: xgmii_tx[44]
  • レーン5のデータ: xgmii_tx[52:45]
  • レーン5の制御: xgmii_tx[53]
  • レーン6のデータ: xgmii_tx[61:54]
  • レーン6の制御: xgmii_tx[62]
  • レーン7のデータ: xgmii_tx[70:63]
  • レーン7の制御: xgmii_tx[71]
link_fault_status_xgmii_tx_data[] 入力 2 この信号は、MAC TXのみのバリエーションに存在します。この信号を対応するRXクライアント・ロジックに接続して、ローカルおよびリモート障害を処理します。次の値は、リンク障害ステータスを示しています。
  • 0x0: リンク障害なし
  • 0x1: ローカル障害
  • 0x2: リモート障害