Low Latency Ethernet 10G MAC Intel® FPGA IPユーザーガイド

ID 683426
日付 8/23/2021
Public
ドキュメント目次

2.6. インテルFPGA IPコアのシミュレーション

インテル® Quartus® Prime開発ソフトウェアでは、特定のEDAシミュレーターでのIPコアのRTLシミュレーションをサポートしています。IP生成時にオプションで、シミュレーション・ファイルが作成できます。これには、各IPコアに対する機能シミュレーション・モデル、テストベンチ (またはデザイン例)、およびベンダー固有のシミュレーター・セットアップ・スクリプトが含まれます。 機能シミュレーション・モデルや任意のテストベンチまたはデザイン例を使用してシミュレーションができます。IP生成出力には、あらゆるテストベンチをコンパイルして実行するためのスクリプトが含まれる場合もあります。スクリプトには、IPコアのシミュレーションに必要なすべてのモデルまたはライブラリーが一覧表示されています。

インテル® Quartus® Prime開発ソフトウェアでは、多くのシミュレーターとの統合を実現します。また、ユーザースクリプトによるフローやカスタム・シミュレーション・フローなどの複数のシミュレーション・フローをサポートしています。どのフローを選択した場合でも、IPコアのシミュレーションは次の手順で行われます。

  1. IP HDL、テストベンチ (またはデザイン例)、シミュレーター・セットアップ・スクリプト・ファイルを生成します。
  2. シミュレーター環境とシミュレーション・スクリプトをセットアップします。
  3. シミュレーション・モデル・ライブラリーをコンパイルします。
  4. シミュレーターを実行します。