インテルのみ表示可能 — GUID: bhc1395127605450
Ixiasoft
2.1. インテルFPGA IPコアの紹介
2.2. Intel® FPGA IPコアのインストールとライセンス取得
2.3. IPコアのパラメーターとオプションの指定 ( インテル® Quartus® Primeプロ・エディション)
2.4. IPコア生成の出力 (インテルQuartus Primeプロ・エディション)
2.5. インテルIPコア用に生成されるファイル (従来のパラメーター・エディター)
2.6. インテルFPGA IPコアのシミュレーション
2.7. デザイン階層と一致するSignal Tapデバッグファイルの作成
2.8. LL Ethernet 10G MAC Intel® FPGA IPコアのパラメーター設定
2.9. LL Ethernet 10G MAC Intel® FPGA IPコアのアップグレード
2.10. LL Ethernet 10G MAC Intel® FPGA IPコアのデザインの考慮事項
インテルのみ表示可能 — GUID: bhc1395127605450
Ixiasoft
4. 機能の説明
Low Latency (LL) Ethernet 10G MAC Intel® FPGA IPコアは、Ethernet PHYを介したクライアントとイーサネット・ネットワーク間のデータフローを処理します。送信パスでは、MAC IPコアがクライアント・フレームを受け入れ、チェックサムなどのさまざまな制御フィールドを挿入してイーサネット・フレームを構築してから、それらをPHYに転送します。同様に、受信パスでは、MACはPHYを介してイーサネット・フレームを受け入れ、チェックを実行し、フレームをクライアントに転送する前に関連するフィールドを削除します。MAC IPコアをコンフィグレーションして、送信パスと受信パスの両方で統計情報を収集することができます。