インテルのみ表示可能 — GUID: bhc1395127795110
Ixiasoft
2.1. インテルFPGA IPコアの紹介
2.2. Intel® FPGA IPコアのインストールとライセンス取得
2.3. IPコアのパラメーターとオプションの指定 ( インテル® Quartus® Primeプロ・エディション)
2.4. IPコア生成の出力 (インテルQuartus Primeプロ・エディション)
2.5. インテルIPコア用に生成されるファイル (従来のパラメーター・エディター)
2.6. インテルFPGA IPコアのシミュレーション
2.7. デザイン階層と一致するSignal Tapデバッグファイルの作成
2.8. LL Ethernet 10G MAC Intel® FPGA IPコアのパラメーター設定
2.9. LL Ethernet 10G MAC Intel® FPGA IPコアのアップグレード
2.10. LL Ethernet 10G MAC Intel® FPGA IPコアのデザインの考慮事項
インテルのみ表示可能 — GUID: bhc1395127795110
Ixiasoft
6.3. エラー訂正信号
エラー訂正信号は、ECCオプションをオンにした場合にのみ表示されます。
信号 | 入力/出力 | 幅 | 説明 |
---|---|---|---|
ecc_err_det_corr | 出力 | 1 | MAC IPコアでは、ecc_status レジスター、またはレジスターとこの信号の両方を使用して、検出および訂正されたECCエラーを示すことができます。 この信号は、ecc_enable[0] レジスタービットが1に設定されている場合の ecc_status[0] レジスタービットのステートを示します。ecc_enable[0] レジスタービットが1に設定されている場合、この信号は0です。 |
ecc_err_det_uncorr | 出力 | 1 | MAC IPコアでは、ecc_status レジスター、またはレジスターとこの信号の両方を使用して、検出された未訂正のECCエラーを示すことができます。 この信号は、ecc_enable[1] レジスタービットが1に設定されている場合の ecc_status[1] レジスタービットのステートを示します。ecc_enable[1] レジスタービットが1に設定されている場合、この信号は0です。 |