インテルのみ表示可能 — GUID: bhc1395127821052
Ixiasoft
2.1. インテルFPGA IPコアの紹介
2.2. Intel® FPGA IPコアのインストールとライセンス取得
2.3. IPコアのパラメーターとオプションの指定 ( インテル® Quartus® Primeプロ・エディション)
2.4. IPコア生成の出力 (インテルQuartus Primeプロ・エディション)
2.5. インテルIPコア用に生成されるファイル (従来のパラメーター・エディター)
2.6. インテルFPGA IPコアのシミュレーション
2.7. デザイン階層と一致するSignal Tapデバッグファイルの作成
2.8. LL Ethernet 10G MAC Intel® FPGA IPコアのパラメーター設定
2.9. LL Ethernet 10G MAC Intel® FPGA IPコアのアップグレード
2.10. LL Ethernet 10G MAC Intel® FPGA IPコアのデザインの考慮事項
インテルのみ表示可能 — GUID: bhc1395127821052
Ixiasoft
6.10.2. IEEE 1588v2 Ingress RX信号
Enable time stampingオプションを選択すると、以下の信号が表示されます。この機能は次の動作モード、10G、1G/10G、10M/100M/1G/10G、1G/2.5G、1G/2.5G/10G ( インテル® Stratix® 10デバイスのみ)、および10M/100M/1G/2.5G/5G/10G (USXGMII) ( インテル® Stratix® 10デバイスのみ) で使用可能です。
信号 | 入力/出力 | 幅 | 説明 |
---|---|---|---|
rx_ingress_timestamp_96b_valid | 出力 | 1 | アサートされると、この信号は rx_ingress_timestamp_96b_data[] 上のタイムスタンプを限定します。MAC IPコアは、avalon_st_rx_startofpacket をアサートするのと同じクロックサイクルでこの信号をアサートします。 |
rx_ingress_timestamp_96b_data[] | 出力 | 96 | 次の形式で96ビットの入力タイムスタンプを伝送します。
|
rx_ingress_timestamp_64b_valid | 出力 | 1 | アサートされると、この信号は rx_ingress_timestamp_64b_data[] 上のタイムスタンプを限定します。MAC IPコアは、avalon_st_rx_startofpacket をアサートするのと同じクロックサイクルでこの信号をアサートします。 |
rx_ingress_timestamp_64b_data[] | 出力 | 64 | 次の形式で、64ビットの入力スタンプを伝送します。
|
rx_time_of_day_96b_10g_data (10Gの速度および10M/100M/1G/2.5G/5G/10G (USXGMII) 速度モードの場合) |
入力 | 96 | 次の形式で、time of day (ToD) を外部ToDモジュールからMAC IPコアに伝送します。
|
rx_time_of_day_96b_1g_data (10M、100M、1G、および2.5Gの速度の場合) |
|||
rx_time_of_day_64b_10g_data (10Gの速度および10M/100M/1G/2.5G/5G/10G (USXGMII) 速度モードの場合) |
入力 | 64 | 次の形式で、ToDを外部ToDモジュールからMAC IPコアに伝送します。
|
rx_time_of_day_64b_1g_data (10M、100M、1G、および2.5Gの速度の場合) |
|||
rx_path_delay_10g_data (10Gの速度および10M/100M/1G/2.5G/5G/10G (USXGMII) 速度モードの場合) |
入力 | 16または24 | このバスをPHY Intel® FPGA IPに接続します。このバスが伝送するのは、物理ネットワークとMAC IPコア (XGMII、GMII、またはMII) のPHY側の間で測定されたパス遅延 (滞留時間) です。MAC IPコアは、遅延を考慮して入力タイムスタンプを生成するときに、この値を使用します。パス遅延は、以下の形式です。
|
rx_path_delay_1g_data (10M、100M、1G、および2.5Gの速度の場合) |
22 | ||
rx_ingress_p2p_val[] | 出力 | 46 | ピアツーピア動作に使用される、現在の入力ポート <meanPathDelay> を表します。
|
rx_ingress_p2p_val_valid | 出力 | 1 | アサートされると、この信号は rx_ingress_p2p_val が有効であることを示します。 |