インテルのみ表示可能 — GUID: bhc1395127715189
Ixiasoft
2.1. インテルFPGA IPコアの紹介
2.2. Intel® FPGA IPコアのインストールとライセンス取得
2.3. IPコアのパラメーターとオプションの指定 ( インテル® Quartus® Primeプロ・エディション)
2.4. IPコア生成の出力 (インテルQuartus Primeプロ・エディション)
2.5. インテルIPコア用に生成されるファイル (従来のパラメーター・エディター)
2.6. インテルFPGA IPコアのシミュレーション
2.7. デザイン階層と一致するSignal Tapデバッグファイルの作成
2.8. LL Ethernet 10G MAC Intel® FPGA IPコアのパラメーター設定
2.9. LL Ethernet 10G MAC Intel® FPGA IPコアのアップグレード
2.10. LL Ethernet 10G MAC Intel® FPGA IPコアのデザインの考慮事項
インテルのみ表示可能 — GUID: bhc1395127715189
Ixiasoft
4.6.2. 優先順位ベースのフロー制御
優先順位ベースのフロー制御 (PFC) を使用するには、次の手順に従います。
- Priority-based flow control (PFC) パラメーターをオンにし、Number of PFC priorities パラメーターを使用して優先順位レベルの数を指定します。2から8つのPFC優先順位レベルを指定できます。
- 次のレジスターを設定します。
- TXデータパス上で、
- tx_pauseframe_enable を0に設定して、IEEE 802.3フロー制御をディスエーブルします。
- tx_pfc_priority_enable[n] を1に設定して、プライオリティー・キューnのPFCをイネーブルします。
- RXデータパス上で、
- rx_frame_control レジスターの IGNORE_PAUSE ビットを1に設定して、IEEE 802.3フロー制御をディスエーブルします。
- rx_pfc_control[7:0] レジスタービットを0に設定して、PFCをイネーブルします。残りのビットのほとんどは未使用です。
- TXデータパス上で、
- 対応するRXクライアント・ロジックに avalon_st_tx_pfc_gen_data 信号を接続し、対応するTXクライアント・ロジックに avalon_st_rx_pfc_pause_data 信号を接続します。
- rx_pfc_control[16] レジスターを設定することにより、PFCフレームをクライアントに転送するようにMAC RXをコンフィグレーションするオプションがあります。デフォルトでは、MAC RXはPFCフレームを処理した後にドロップします。
XON/XOFF 要求は、次の方法で処理する必要があります。
- 312.5 MHzのクロック周波数で実行される XOFF を、少なくとも1クロックサイクルの間アサートします。これは、312.5 MHzのクロック周波数で実行され、PFCフレームが正常に転送できるようにします。
- 312.5 MHzのクロック周波数で動作する XON を、少なくとも25クロックサイクルの間アサートして、PFCフレームが正常に転送できるようにします。