6.1.1. 基本構成レジスタ (Dword オフセット 0x00

F-Tile Serial Lite IV Intel® FPGA IPユーザーガイド

ダウンロード PDF

ID 741328

日付 6/26/2023

バージョン 23.2-22.0.0

Public

6.1.1. 基本構成レジスタ (Dword オフセット 0x00 – 0x17)

次の表に、MAC 機能の設定に使用できるベースレジスタを示します。ソフトウェアリセットでは、最初の 2 ビット (TX_ENA そして RX_ENA = 0) で コマンド構成 登録する。

表 30. 基本構成レジスタマップ
ワードオフセット	フィールド名	R/W	説明	HW Reset
0x00	`rev`	RO	ビット[15:0] - IP の現在のバージョンに設定されます。ビット[31:16] - 顧客固有のリビジョン。 `CUST_VERSION` IP のインスタンス用に生成された最上位ファイルで定義されたパラメーター。これらのビットは、IP の構成中に 0 に設定されます。	[-version バージョン番号]
0x01	`scratch` ¹⁰	RW	ユーザー・アプリケーションがデバイス・メモリー動作をテストするためのメモリー・ロケーションを提供します。	0
0x02	`command_config`	RW	MAC 構成レジスタ。このレジスタを使用して MAC 機能を制御および設定します。 MAC 機能は、このレジスタの送受信許可ビットが ON になるとすぐに動作を開始します。インテルしたがって、このレジスタを最後に設定することをお勧めします。	0
0x03	`mac_0`	RW	6 バイトの MAC プライマリアドレス。 MAC アドレスの最初の 4 つの最上位バイトが占めます。 `マック_0` 逆の順序で。 MAC アドレスの最後の 2 バイトは、MAC アドレスの下位 2 バイトを占めます。 `マック_1` 逆の順序で。たとえば、MAC アドレスが 00-1C-23-17-4A-CB の場合、次の割り当てが行われます。 `マック_0` = 0x17231c00 `マック_1` = 0x0000CB4a 無差別モードを無効にする場合は、これらのレジスタに有効な MAC アドレスを設定してください (`プロミス_JP` 噛み込む `コマンド構成` = 0)。	0
0x04	`mac_1`	RW		0
0x05	`frm_length`	RW/RO	ビット[15:0] - 16 ビットの最大フレーム長 (バイト単位)。 IP は、この値に対して受信フレームの長さをチェックします。通常の値は 1518 です。 10/100 Mbps および 1000 Mbps の小さな MAC バリエーションでは、このレジスタは RO で、最大フレーム長は 1518 に固定されます。ビット31: 未使用	1518
0x06	`pause_quant`	RW	ビット[15:0] - 16 ビットのポーズ量子。このレジスタを使用して、ローカルデバイスが輻輳しているときにリモートデバイスに送信されるポーズクォンタムを指定します。 IP は、ポーズフレームのポーズクォンタ (P1、P2) フィールドをこのレジスタの値に設定します。 10/100 Mbps および 1000 Mbps の小さな MAC バリエーションはフロー制御をサポートしていません。ビット31: 未使用	0
0x07	`rx_section_empty`	RW/RO	受信 FIFO バッファの可変長セクション空のしきい値。このしきい値を決定するには、FIFO バッファの深さを使用します。このしきい値は通常、(FIFO 深さ – 16) に設定されます。このしきい値を以下の値に設定します。 `rx_almost_full` しきい値以上 `rx_section_full` または `rx_almost_empty` しきい値。 10/100 Mbps および 1000 Mbps の小さな MAC バリエーションでは、このレジスタは RO であり、レジスタは固定値 (FIFO 深さ – 16) に設定されます。	0
0x08	`rx_section_full`	RW/RO	受信 FIFO バッファの可変長セクションフルしきい値。このしきい値を決定するには、FIFO バッファの深さを使用します。カットスルーモードの場合、このしきい値は通常 16 に設定されます。このしきい値は、 `rx_almost_empty` しきい値。ストアアンドフォワードモードの場合、このしきい値を 0 に設定します。 10/100 Mbps および 1000 Mbps の小さな MAC バリエーションでは、このレジスタは RO であり、レジスタは固定値 16 に設定されます。	0
0x09	`tx_section_empty`	RW/RO	送信 FIFO バッファの可変長セクション空のしきい値。このしきい値を決定するには、FIFO バッファの深さを使用します。このしきい値は通常、(FIFO 深さ – 16) に設定されます。このしきい値を以下の値に設定します。 `rx_almost_full` しきい値以上 `rx_section_full` または `rx_almost_empty` しきい値。 10/100 Mbps および 1000 Mbps の小さな MAC バリエーションでは、このレジスタは RO であり、レジスタは固定値 (FIFO 深さ – 16) に設定されます。	0
0x0A	`tx_section_full`	RW/RO	送信 FIFO バッファの可変長セクションフルしきい値。このしきい値を決定するには、FIFO バッファの深さを使用します。カットスルーモードの場合、このしきい値は通常 16 に設定されます。このしきい値は、 `tx_ほぼ空` しきい値。ストアアンドフォワードモードの場合、このしきい値を 0 に設定します。 10/100 Mbps および 1000 Mbps の小さな MAC バリエーションでは、このレジスタは RO であり、レジスタは固定値 16 に設定されます。	0
0x0B	`rx_almost_empty`	RW/RO	受信 FIFO バッファの可変長のほぼ空のしきい値。このしきい値を決定するには、FIFO バッファの深さを使用します。内部パイプラインの遅延のため、このしきい値は 3 より大きい値に設定する必要があります。このしきい値は通常 8 に設定されます。 10/100 Mbps および 1000 Mbps の小さな MAC バリエーションでは、このレジスタは RO であり、レジスタは固定値 8 に設定されます。	0
0x0C	`rx_almost_full`	RW/RO	受信 FIFO バッファの可変長のほぼフルしきい値。このしきい値を決定するには、FIFO バッファの深さを使用します。内部パイプラインの遅延のため、このしきい値は 3 より大きい値に設定する必要があります。このしきい値は通常 8 に設定されます。 10/100 Mbps および 1000 Mbps の小さな MAC バリエーションでは、このレジスタは RO であり、レジスタは固定値 8 に設定されます。	0
0x0D	`tx_almost_empty`	RW/RO	送信 FIFO バッファの可変長のほぼ空のしきい値。このしきい値を決定するには、FIFO バッファの深さを使用します。内部パイプラインの遅延のため、このしきい値は 3 より大きい値に設定する必要があります。このしきい値は通常 8 に設定されます。 10/100 Mbps および 1000 Mbps の小さな MAC バリエーションでは、このレジスタは RO であり、レジスタは固定値 8 に設定されます。	0
0x0E	`tx_almost_full`	RW/RO	送信 FIFO バッファの可変長のほぼフルしきい値。このしきい値を決定するには、FIFO バッファの深さを使用します。このレジスタは 3 以上の値に設定する必要があります。値 3 は、レディレイテンシが 0 であることを示します。値 4 は、準備完了レイテンシが 1 であることを示します。以下同様です。なぜなら、最大準備完了レイテンシーは Avalon®ストリーミング・インターフェイスが 8 の場合、このレジスタは最大値 11 にのみ設定できます。このしきい値は通常、3 に設定されます。 10/100 Mbps および 1000 Mbps の小さな MAC バリエーションでは、このレジスタは RO であり、レジスタは固定値 3 に設定されます。	0
0x0F	`mdio_addr0`	RW	ビット[4:0]—5 ビット PHY アドレス。これらのレジスタを、アクセスしたい接続された PHY デバイスのアドレスに設定します。の `mdio_addr0` そして `mdio_addr1` レジスタには、レジスタがそれぞれ MDIO スペース 0 と MDIO スペース 1 にマップされている PHY のアドレスが含まれています。ビット31～5は予約され、読み出し専用値0に設定されます。	0
0x10	`mdio_addr1`	RW		1
0x11	`ホールドオフクオント`	RW	ビット[15:0] - 16 ビットのホールドオフ量子。フロー制御を有効にする場合、このレジスタを使用して、連続する XOFF リクエスト間のギャップを指定します。ビット31: 未使用	0xffff
0x12 – 0x16	Reserved	—	—	0
0x17	`tx_ipg_length`	RW	ビット[4:0] - 最小 IPG。有効な値は 8 ～ 26 バイト時間です。このレジスタが無効な値に設定されている場合、レジスタへの読み出しには書き込まれた無効な値が反映されますが、MAC はパケット間の通常の最小 IPG 値 12 バイトを維持します。 10/100 Mbps および 1000 Mbps の小さな MAC バリエーションでは、このレジスタは RO であり、レジスタは固定値 12 に設定されます。ビット[31:5] - 未使用。読み取り専用の値 0 に設定します。	0

¹⁰ レジスターは、10/100および1000 のsmall-MACコア・バリエーションでは使用できません。

言語の選択

Intel.com サーチを使用

クイックリンク

最近の検索

高度検索

検索のみ

F-Tile Serial Lite IV Intel® FPGA IPユーザーガイド

6.1.1. 基本構成レジスタ (Dword オフセット 0x00 – 0x17)