6.2.1. Intel Markerレジスター (バイトオフセット: 0x00)

F-Tile Serial Lite IV Intel® FPGA IPユーザーガイド

ダウンロード PDF

ID 741328

日付 6/26/2023

バージョン 23.2-22.0.0

Public

6.2.1. Intel Markerレジスター (バイトオフセット: 0x00)

表 39. PCSコントロール・レジスタービットの説明
ビット	名称	R/W	説明
0:4	Reserved	—	—
5	`unidirectional_en`	RW	単方向機能を有効にします。このビットはビット 12 に依存します。ビット 12 が 1 の場合、このビットは無視されます。ビット 12 が 0 の場合、ビット 5 は一方向関数を示します。値 1 を指定すると、有効なリンクが確立されていると PHY が判断したかどうかに関係なく、メディア非依存インターフェイスからの送信が有効になります。値 0 は、有効なリンクが確立されていると PHY が判断した場合にのみ、メディア非依存インターフェイスからの送信を有効にします。このビットのリセット値はゼロです。
RCLK[6..13]	`SPEED_SELECTION`	RO	PCS機能の動作モードを示します。ビット 6 と 13 はそれぞれ 1 と 0 に設定されます。この値の組み合わせはギガビットモードを表します。ビット[6、13]: 00:10Mbps 01: 100Mbps 10:1ギガビット 11: 予約済み
7	`COLLISION_TEST`	RO	1000BASE-X PCS 機能は半二重モードをサポートしていません。このビットは常に 0 に設定されます。 SGMII PCS 機能を使用している場合は、このビットを無視してください。
8	`DUPLEX_MODE`	RO	1000BASE-X PCS 機能は全二重モードのみをサポートします。このビットは常に 1 に設定されます。 SGMII PCS 機能を使用している場合は、このビットを無視してください。
9	`RESTART_AUTO_ NEGOTIATION`	RW	37項のオート・ネゴシエーション（AN）シーケンスを再開するには、このビットを1に設定します。通常の操作では、このビットはデフォルト値である0にセットします。このビットはセルフ・クリアします。
10	`ISOLATE`	RW	PCS 機能を MAC 層デバイスから分離するには、このビットを 1 に設定します。通常動作では、このビットを 0 (リセット値) に設定します。
11	`POWERDOWN`	RW	トランシーバクワッドの電源をオフにするには、このビットを 1 に設定します。その後、PCS 関数は次のようにアサートします。 `パワーダウン` 状態を示す信号。
12	`AUTO_NEGOTIATION_ENABLE`	RW	このビットを1（リセット値）に設定すると、オート・ネゴシエーションがイネーブルされます。
14	`LOOPBACK`	RW	PHY ループバック。 GX トランシーバーでループバックを実装するには、このビットを 1 に設定します。通常動作では、このビットを 0 (リセット値) に設定します。縮小 10 ビットインターフェイス (RTBI) が実装されている場合、このビットは無視されます。この機能は、Cyclone IV GX デバイスファミリを除くすべてのデバイスファミリでサポートされています。
15	`RESET`	RW	すべてのPCSステート・マシン、コンマ検出機能、および8B/10Bのエンコーダとデコーダをリセットする同期リセット・パルスを生成するために、このビットを1にセットします。通常動作向けには、このビットを0にセットします。このビットはセルフ・クリアします。