7.1.2.5. MAC FIFOステータス信号

F-Tile Serial Lite IV Intel® FPGA IPユーザーガイド

ダウンロード PDF

ID 741328

日付 6/26/2023

バージョン 23.2-22.0.0

Public

MAC FIFO ステータスインターフェイスは、アヴァロン外部 FIFO バッファのフィルレベルに関する情報を MAC 関数にストリーミングするストリーミングシンクポート。

表 63. MAC FIFOステータス信号
信号名	Avalon-MM信号の種類	I/O	詳細
`rx_afull_valid_`n	valid	I	この信号をアサートすると、外部 FIFO バッファのフィルレベルが満たされていることを示します。 `rx_afull_data_`n[1:0]は有効です。
`rx_afull_data`_n(1:0)	datadata	I	外部 FIFO バッファのフィルレベルを伝えます。 `rx_afull_data_`n[1] - 外部受信 FIFO バッファがほぼ満杯であることを示す初期警告レベルに達した場合、1 に設定されます。これを検出すると、MAC 機能はポーズフレームを生成します。 `rx_afull_data_`n[0] - 外部受信 FIFO バッファがオーバーフローする前に臨界レベルに達した場合は 1 に設定されます。パケット転送の途中でこのビットが 1 に設定された場合、FIFO バッファはオーバーフローしていると考えられます。
almost_full_channel (Channel_Width–1:0)	channel	I	ステータスが適用されるポート番号。
`rx_afull_clk`	clk	I	MAC FIFO ステータスインターフェイスを駆動するクロック。