7.1.1.6. MAC送信インターフェイス信号

F-Tile Serial Lite IV Intel® FPGA IPユーザーガイド

ダウンロード PDF

ID 741328

日付 6/26/2023

バージョン 23.2-22.0.0

Public

7.1.1.6. MAC送信インターフェイス信号

表 54. MAC送信インターフェイス信号
名	Avalon-MM信号の種類	I/O	変更内容
Avalon Streamingインターフェイス
`ff_tx_clk` （にプラットフォーム・デザイナー： `transmit_clock_connection`）	`clk`	I	送信クロック。すべての送信信号は、このクロックの立ち上がりエッジで同期されます。このクロックを必要な周波数に設定して、アバロンストリーミング送信インターフェイス。この時計は完全に独立させることができます `tx_clk`。
`ff_tx_wren`	`valid`	I	送信データ書き込みイネーブル。この信号をアサートして、次の信号のデータが有効であることを示します。 `ff_tx_data [（DATAWIDTH-1）：0]`、 `ff_tx_sop`、および `ff_tx_eop`。カットスルーモードでは、フレーム送信中、この信号をアサートしたままにします。それ以外の場合、フレームは切り捨てられ、エラーでイーサネット側のインターフェイスに転送されます。
`ff_tx_data [（DATAWIDTH-1）：0]`	`data`	I	データを送信します。 `DATAWIDTH` 設定されたFIFOデータ幅に応じて、8または32のいずれかになります。いつ `DATAWIDTH` は32で、送信される最初のバイトは `ff_tx_data [31:24]` に続く `ff_tx_data [23:16]` などなど。
`ff_tx_mod(1:0)`	`empty`	I	データをモジュロで送信します。最後のフレームワードの無効なバイトを示します。 11： `ff_tx_data [23：0]` 有効ではない 10： `ff_tx_data [15：0]` 有効ではない 01： `ff_tx_data [7：0]` 有効ではない 00： `ff_tx_data [31：0]` 有効ですこの信号は次の場合にのみ適用されます `DATAWIDTH` 32に設定されます。
`ff_tx_sop`	`startofpacket`	I	フレームの最初のバイト（送信先アドレスの最初のバイト）が`ff_tx_data`上に送信されるときに、1に設定されます。
`ff_tx_eop`	`endofpacket`	I	フレームの最後のバイト（FCSフィールドの最後のバイト）が`ff_tx_data`上に送信されるとき、1に設定されます。
`ff_tx_err`	`error`	I	送信フレームエラー。この信号をフレームの最後のバイトでアサートして、送信フレームが無効であることを示します。 MAC関数は、無効なフレームをエラーとともにGMIIに転送します。
`ff_tx_rdy`	`ready`	O	MAC対応。アサートされると、MAC関数はユーザー・アプリケーションからのデータを受け入れる準備ができています。
コンポーネント固有の信号
`ff_tx_crc_fwd`	—	I	CRC挿入を送信します。この信号を0に設定する `ff_tx_eop` 1に設定すると、MAC関数にCRCを計算してフレームに挿入するように指示します。この信号が1に設定されている場合、ユーザー・アプリケーションはCRCを提供することが期待されます。
`tx_ff_uflow`	—	O	送信FIFOでFIFOアンダーフローが発生するとアサートされます。
`ff_tx_septy`	—	O	FIFOバッファがセクションで定義された空のしきい値以上に満たされると、アサート解除されます。 `tx_section_empty` 登録。ユーザー・アプリケーションは、この信号を使用して、FIFOバッファーへの書き込みを停止し、バックプレッシャを開始するタイミングを示すことができます。
`ff_tx_a_full`	—	O	送信FIFOがalmost fullスレッショルドに達するとアサートされます。
`ff_tx_a_empty`	—	O	送信FIFOがalmost emptyスレッショルド未満になるとアサートされます。