F-Tile Serial Lite IV Intel® FPGA IPユーザーガイド

ID 741328
日付 6/26/2023
Public
ドキュメント目次

5.1.1. MACアーキテクチャー

図 16. 内部FIFOが組み込まれた10/100/1000イーサネットMAC


FIFO バッファは 8 ビット幅または 32 ビット幅に設定でき、送信データと受信データを保存します。バッファ幅は、 Avalon® ストリーミング受信および送信インターフェイス。 FIFO バッファがカットスルー モードまたはストア アンド フォワード モードで動作するように設定するには、 rx_section_full そして tx_section_full レジスター。

図 17. 内部 FIFO バッファのないマルチポート MAC


マルチポート MAC では、インスタンスは MDIO マスターと一部の構成レジスタを共有します。使用できます Avalon® ストリーミング マルチチャネル共有メモリ FIFO コア プラットフォーム・デザイナー 送受信データを保存します。