4.2.10.4. ガイドライン

インテル® Cyclone® 10 GXコアファブリックおよび汎用I/Oハンドブック

ダウンロード PDF

ID 683775

日付 8/13/2021

バージョン current

Public

4.2.10.4. ガイドライン

インテル® Cyclone® 10 GXの PLL でクロック・スイッチオーバーを実装する場合は、次の手順を実行します。

自動クロック・スイッチオーバーを使用するには、inclk0およびinclk1の周波数が他方の 20% 以内でなければなりません。この要件に適合しない場合、clkbad[0] 信号とclkbad[1] 信号は正しく機能しません。
マニュアル・クロック・スイッチオーバーを使用する場合、inclk0とinclk1の差が100%（2×）を超えていても問題はありません。ただし、2 つのクロックソースの周波数差、位相差、あるいはその両方によって、PLLがロックを失うことがあります。PLLをリセットして、入力クロックと出力クロックが適切な位相関係を保持していることを確認します。
extswitch信号が Low になって手動クロック・スイッチオーバーのイベントを開始すると、inclk0とinclk1の両方が動作しなければなりません。この要件を満たさない場合、クロック・スイッチオーバーが正しく機能しません。
クロック・スイッチオーバー機能と小さい周波数ドリフトを必要とするアプリケーションでは、狭帯域幅 PLL を使用する必要があります。狭帯域幅 PLL は、リファレンス入力クロックの変動に対する反応が広帯域幅 PLL よりも遅くなります。また、スイッチオーバーが起こる際、狭帯域幅 PLL が出力にクロック停止を伝える速度は広帯域幅 PLL よりも遅くなります。なお、狭帯域幅 PLLではロック時間も長くなることに注意しなければなりません。
スイッチオーバーが起こると、PLL が新しいクロックにロックするための有限の再同期期間が生じることがあります。PLL が再ロックするにあたって必要な時間は、PLL のコンフィグレーションによって異なります。
PLL への入力クロックと PLL からの出力クロックの位相関係は、デザインにおいて重要です。クロック・スイッチオーバーを実行した後、少なくとも10 nsの間リセット信号をアサートします。ロックされた信号が High になり、安定するのを待ってから PLL からの出力クロックを再度イネーブルします。
現在のクロックが失われると VCO 周波数は徐々に低下し、バックアップ・クロックにロックすると VCO は上昇します。次の図はこの状況を図示しています。

図 66. VCO のスイッチオーバー動作周波数

言語の選択

Intel.com サーチを使用

クイックリンク

最近の検索

高度検索

検索のみ

インテル® Cyclone® 10 GXコアファブリックおよび汎用I/Oハンドブック

4.2.10.4. ガイドライン