Quartus® Primeプロ・エディションのユーザーガイド: デバッグツール

ID 683819
日付 7/08/2024
Public
ドキュメント目次

2.10.3.1.4.1. Signal Tap HDLインスタンスでエクスポートされたコア・パーティションのデバッグ

Signal Tapを使用して、Signal Tap HDLインスタンスでエクスポートされたコア・パーティションを含むデザインをデバッグするには、次の手順に従います。
  1. Signal Tap HDLインスタンスを使用したコア・パーティションのエクスポート で作成したブラックボックス・ファイルをプロジェクトに追加します。
  2. デザイン・パーティションを作成するには、Assignments > Design Partitions Windowをクリックします。パーティションを定義し、エクスポートしたパーティション .qdb ファイルをPartition Database Fileオプションとして割り当てます。
  3. ステップ1: Signal Tapロジック・アナライザーのプロジェクトへの追加 の説明にあるとおり、最上位パーティションのSignal Tapファイルを作成します。
  4. デザインとSignal Tapインスタンスをコンパイルします。
  5. 再利用したCore PartitionのSignal Tapファイルを生成します。生成には、File > Create/Update > Create Signal Tap File from Design Instanceコマンドを使用します。
  6. デザインとSignal Tapインスタンスを使用して、インテルFPGAデバイスをプログラムします。
  7. 手順3で定義したSignal Tapインスタンスを使用して、最上位パーティションのハードウェア検証を実行します。
  8. 手順5で定義したSignal Tapインスタンスを使用して、Reused Core Partitionのハードウェア検証を実行します。