Quartus® Primeプロ・エディションのユーザーガイド: デバッグツール

ID 683819
日付 7/08/2024
Public
ドキュメント目次

2.10.3.1.2. パーティション境界ポートを介したコア・パーティションのデバッグ

Signal Tapを使用して、別のプロジェクトからパーティション境界ポートとともにエクスポートされたコア・パーティションを含むデザインをデバッグするには、次の手順に従います。
  1. パーティション境界ポートを使用したコア・パーティションのエクスポート で作成したブラックボックス・ファイルをプロジェクトに追加します。
  2. 合成を実行するには、Compilation DashboardでAnalysis & Synthesisをダブルクリックします。
  3. Signal Tap GUIを使用して、またはステップ1: Signal Tapロジック・アナライザーのプロジェクトへの追加 で説明されているとおり、最上位のルート・パーティションでSignal Tap HDLインスタンスをインスタンス化して、Signal Tapインスタンスを定義します。
  4. 再利用コア・パーティションのパーティション境界ポートをHDLインスタンスに接続するか、Signal Tapロジック・アナライザーGUIのSignal Configurationタブに合成後ノードまたはポストフィット・ノードを追加します。
  5. デザイン・パーティションを作成するには、Assignments > Design Partitions Windowをクリックします。パーティションを定義し、エクスポートしたパーティション .qdb ファイルをPartition Database Fileオプションとして割り当てます。
  6. すべてのパーティションとSignal Tapインスタンスを含むデザインをコンパイルします。
  7. デザインとSignal Tapインスタンスを使用して、インテルFPGAデバイスをプログラムします。
  8. Signal Tapロジック・アナライザーGUIを使用して、データ取得を実行します。