インテルのみ表示可能 — GUID: mwh1410384945607
Ixiasoft
インテルのみ表示可能 — GUID: mwh1410384945607
Ixiasoft
6. In-System Sources and Probesを使用したデザインのデバッグ
従来のデバッグ手法では、多くの場合、外部のパターン・ジェネレーターを使用してロジックを実行し、ロジック・アナライザーを使用してランタイム時の出力波形を調べます。
内部信号の駆動をデザイン内で手動で行う場合、デバッグサイクルがより効率的になるため、次のアクションが実行可能です。
- 強制的なトリガー条件の発生をSignal Tapロジック・アナライザーでセットアップします。
- 簡単なテストベクトルを作成してデザインを実行します。このとき外部試験装置は不要です。
- ランタイム・コントロール信号の動的制御をJTAGチェーンを使用して行います。
Quartus® Prime開発ソフトウェアのIn-System Sources and Probes Editorにより、検証ツールのポートフォリオが拡張され、内部信号が簡単に制御でき、完全な動的デバッグ環境が得られます。Signal Tapロジック・アナライザーまたはSignal Probeのいずれかと組み合わせることで、In-System Sources and Probes Editorによって得られる強力なデバッグ環境で、スティミュラスが生成され、ロジックデザインからの応答の要求が行われます。
さらに、Virtual JTAG IPコアおよびIn-System Memory Content Editorの特性を利用すると、仮想入力をデザインへ駆動することができます。この他にも Quartus® Prime開発ソフトウェアでは、様々なオンチップ・デバッグ・ツールを提供しています。
ALTSOURCE_PROBE IPコアによって、デザイン内に計装されたJTAGコントローラーとレジスターとの間の詳細なトランザクションが非表示になります。これによって得られる基本的なビルディング・ブロックでデザインを刺激しプロービングします。さらに、In-System Sources and Probes Editorでは、選択したロジックノードにシングルサイクル・サンプルおよびシングルサイクル・ライトを提供しています。この機能を使用して、仮想スティミュラスの簡単な入力や、インストルメント化されたノードの現在の値のキャプチャができます。In-System Sources and Probes Editorによってデザイン内のロジックノードへのアクセスができるようになるため、下位レベルのコンポーネントの入力のトグルがデバッグ過程で可能です。Signal Tapロジック・アナライザーと組み合わせて使用すると、トリガー条件を強制して、問題点の切り分けやデバッグプロセスの短縮化に役立てることができます。
In-System Sources and Probes Editorを使用すると、デザイン内のコントロール信号を仮想スティミュラスとして簡単に実装できます。この機能が特に役立つのは、デザインのプロトタイプを作成する場合で、それには次のような動作があります。
- 仮想プッシュボタンの作成
- デザインとインターフェイスで接続する仮想フロントパネルの作成
- 外部センサーデータのエミュレート
- オンザフライでのランタイム定数のモニターおよび変更
In-System Sources and Probes Editorでは、すべてのALTSOURCE_PROBE IPコア・インスタンスとインターフェイスで接続するTclコマンドをサポートしており、オートメーションのレベルを向上させます。