Quartus® Primeプロ・エディションのユーザーガイド: デバッグツール

ID 683819
日付 7/08/2024
Public
ドキュメント目次

2.9.1. Signal Tapデータからのシミュレーション・テストベンチの生成

Signal Tapを使用して、実行中のシステムに関する信号データをキャプチャし、サポートされているシミュレーターで使用するために、このキャプチャデータから直接RTLシミュレーション・テストベンチを自動的に生成できます。

Signal Tapデータからシミュレーション・テストベンチを生成するには、次の手順に従います。

  1. シミュレーション対応のSignal Tapノードの追加 の説明にあるとおり、シミュレーター対応Signal Tapノードをロジック・アナライザーに追加します。
  2. ステップ5: Signal Tapロジック・アナライザーの実行 の説明にあるとおり、Signal Tap解析を実行します。
  3. Signal Tapウィンドウで、File > Create Simulation Testbenchをクリックします。デフォルトのままにして、OKをクリックします。テストベンチはベンダー固有のディレクトリーに生成されます。Create Simulation Testbench Dialog Boxの設定 を参照してください。
    図 87. Create Simulation Testbenchダイアログボックス
  4. サポートされているシミュレーターで、生成されたシミュレーター・セットアップ・スクリプトをソースします。例えば、
    source msim_setup.tcl
  5. セットアップ・スクリプトのコマンドを使用して、テストベンチをコンパイルし、サポートされているシミュレーターにロードします。例えば、Questa* またはModelSim* シミュレーターでは次のようになります。
    ld_debug
    注: Signal Tapは、Verilog HDLの force ステートメントを使用して、Signal Tapデータをシミュレーターに挿入します。
  6. 波形に信号を追加し、シミュレーターでシミュレーションを実行します。
  7. シミュレーターでシミュレーションの結果を表示します。