Quartus® Primeプロ・エディションのユーザーガイド: デバッグツール

ID 683819
日付 7/08/2024
Public
ドキュメント目次

1.7. パーシャル・リコンフィグレーション・デザインのデバッグ

次の Intel® FPGA IPコアでは、PRデザインの静的領域でのシステムレベルのデバッグをサポートします。

  • In-System Memory Content Editor
  • In-System Sources and Probes Editor
  • Virtual JTAG
  • Nios® II JTAG Debug Module
  • Signal Tap Logic Analyzer

さらに、Signal Tapロジック・アナライザーを使用すると、デザインの静的領域またはパーシャル・リコンフィグレーション (PR) 領域をデバッグできます。静的領域のみをデバッグする場合は、In-System Sources and Probes Editor、In-System Memory Content Editor、またはJTAG Avalonブリッジを備えたSystem Consoleを使用できます。