インテルのみ表示可能 — GUID: qoy1507153500931
Ixiasoft
1. システム・デバッグ・ツールの概要
2. Signal Tapロジック・アナライザーを使用したデザインのデバッグ
3. Signal Probeを使用した迅速なデザイン検証
4. 外部ロジック・アナライザーを使用したインシステム・デバッグ
5. メモリーおよび定数のインシステム変更
6. In-System Sources and Probesを使用したデザインのデバッグ
7. System Consoleを使用したデザインの解析とデバッグ
8. Quartus® Primeプロ・エディションのユーザーガイド: デバッグツールのアーカイブ
A. Quartus® Primeプロ・エディションのユーザーガイド
2.1. Signal Tapロジック・アナライザーの概要
2.2. Signal Tapのデバッグフロー
2.3. ステップ1: Signal Tapロジック・アナライザーのプロジェクトへの追加
2.4. ステップ2: Signal Tapロジック・アナライザーのコンフィグレーション
2.5. ステップ3: デザインとSignal Tapインスタンスのコンパイル
2.6. ステップ4 :ターゲット・ハードウェアのプログラム
2.7. ステップ5: Signal Tapロジック・アナライザーの実行
2.8. ステップ6: キャプチャしたデータのSignal Tapでの解析
2.9. シミュレーション対応Signal Tap
2.10. その他のSignal Tapデバッグフロー
2.11. Signal Tapロジック・アナライザーのデザイン例
2.12. カスタム・ステートベースのトリガーフローの例
2.13. Signal Tapファイルのテンプレート
2.14. スタンドアロン・バージョンのSignal Tapの実行
2.15. Signal Tapスクリプティングのサポート
2.16. 複数のSignal Tapファイルのマージ
2.17. Signal Tapファイルのバージョンの互換性
2.18. Signal Tapロジック・アナライザーを使用したデザインのデバッグの改訂履歴
5.1. In-System Memory Content EditorをサポートするIPコア
5.2. In-System Memory Content Editorによるデバッグフロー
5.3. デザイン内インスタンスのランタイム修正のイネーブル
5.4. In-System Memory Content Editorを使用したデバイスのプログラミング
5.5. メモリー・インスタンスのISMCEへのロード
5.6. メモリー内の位置のモニタリング
5.7. Hex Editorを使用したメモリー内容の編集
5.8. メモリーファイルのインポートおよびエクスポート
5.9. 複数のデバイスへのアクセス
5.10. スクリプティング・サポート
5.11. メモリーおよび定数のインシステム変更の改訂履歴
7.1. System Consoleの概要
7.2. System Consoleの起動
7.3. System Console GUI
7.4. System Consoleでのツールキットの起動
7.5. System Consoleサービスの使用
7.6. On-Board インテル® FPGA ダウンロード・ケーブル IIのサポート
7.7. システム検証フローにおけるMATLAB*とSimulink*
7.8. System Consoleの例とチュートリアル
7.9. コマンドライン・モードでのSystem Consoleの実行
7.10. System Consoleコマンドの使用
7.11. ツールキットTclコマンドの使用
7.12. System Consoleを使用したデザインの解析とデバッグの改訂履歴
インテルのみ表示可能 — GUID: qoy1507153500931
Ixiasoft
2.10.3.1.3. パーティション境界ポートを使用したコア・パーティションのエクスポート
パーティション境界ポートを含むコア・パーティションをエクスポートして、別のプロジェクトで再利用およびSignal Tapデバッグを行うには、次の手順に従います。
- 合成を実行するには、Compilation DashboardでAnalysis & Synthesisをダブルクリックします。
- コアロジックのみを含む再利用向けのデザイン・パーティションを定義します。Assignments > Design Partitions Windowをクリックして、パーティションを定義します。
- コア・パーティションのパーティション境界ポートを作成するには、パーティション・ポートのAssignment Editorで、Create Partition Boundary Portsアサインメントを指定します。
- Project > Export Design Partitionをクリックします。デフォルトでは、エクスポートする .qdb ファイルには、パーティションのすべてのSignal Tap HDLインスタンスが含まれます。
- デザインとSignal Tapインスタンスをコンパイルします。
- ロジックなしで、ポートとモジュールまたはエンティティー定義のみを定義するブラックボックス・ファイルを作成します。
- エクスポートしたパーティション .qdb ファイルとすべてのブラックボックス・ファイルを、他のプロジェクトに手動でコピーします。
オプションで、Signal Tapロジック・アナライザーを使用すると、Developerプロジェクトのルート・パーティションとコア・パーティション内の信号を検証できます。