Quartus® Primeプロ・エディションのユーザーガイド: デバッグツール

ID 683819
日付 7/08/2024
Public
ドキュメント目次

2.10.4. コンフィグレーション・ビットストリーム・セキュリティーを使用したデバイスのデバッグ

一部のインテルFPGAのデバイスファミリーでサポートしているコンフィグレーション中のビットストリームの復号化では、デバイス上のAES復号化エンジンを使用します。このようなデバイスにおいても、Signal Tapロジック・アナライザーを使用して、FPGA内の機能データを解析できます。ただし、セキュリティー・キーをデバイスにプログラムした後は、JTAGコンフィグレーションは実行できません。

デザインのプロトタイプおよびデバッグ段階では暗号化されていないビットストリームを使用して、デバッグ中にJTAG接続を介したプログラミング・ファイルの生成とデバイスのリコンフィグレーションを可能にします。

暗号化されたビットストリームでSignal Tapロジック・アナライザーを使用する必要がある場合は、まずPassive Serial (PS)、Fast Passive Parallel (FPP)、またはActive Serial (AS) コンフィグレーション・モードを使用して、暗号化されたコンフィグレーション・ファイルでデバイスをコンフィグレーションします。このデザインには、Signal Tapロジック・アナライザーのインスタンスを少なくとも1つ含める必要があります。FPGAをSignal Tapインスタンスとデザインでコンフィグレーションした後、Signal Tapロジック・アナライザーGUIを開いてチェーンをスキャンすると、JTAG接続でデータを取得することができます。