インテルのみ表示可能 — GUID: mwh1410384120939
Ixiasoft
1. システム・デバッグ・ツールの概要
2. Signal Tapロジック・アナライザーを使用したデザインのデバッグ
3. Signal Probeを使用した迅速なデザイン検証
4. 外部ロジック・アナライザーを使用したインシステム・デバッグ
5. メモリーおよび定数のインシステム変更
6. In-System Sources and Probesを使用したデザインのデバッグ
7. System Consoleを使用したデザインの解析とデバッグ
8. Quartus® Primeプロ・エディションのユーザーガイド: デバッグツールのアーカイブ
A. Quartus® Primeプロ・エディションのユーザーガイド
2.1. Signal Tapロジック・アナライザーの概要
2.2. Signal Tapのデバッグフロー
2.3. ステップ1: Signal Tapロジック・アナライザーのプロジェクトへの追加
2.4. ステップ2: Signal Tapロジック・アナライザーのコンフィグレーション
2.5. ステップ3: デザインとSignal Tapインスタンスのコンパイル
2.6. ステップ4 :ターゲット・ハードウェアのプログラム
2.7. ステップ5: Signal Tapロジック・アナライザーの実行
2.8. ステップ6: キャプチャしたデータのSignal Tapでの解析
2.9. シミュレーション対応Signal Tap
2.10. その他のSignal Tapデバッグフロー
2.11. Signal Tapロジック・アナライザーのデザイン例
2.12. カスタム・ステートベースのトリガーフローの例
2.13. Signal Tapファイルのテンプレート
2.14. スタンドアロン・バージョンのSignal Tapの実行
2.15. Signal Tapスクリプティングのサポート
2.16. 複数のSignal Tapファイルのマージ
2.17. Signal Tapファイルのバージョンの互換性
2.18. Signal Tapロジック・アナライザーを使用したデザインのデバッグの改訂履歴
5.1. In-System Memory Content EditorをサポートするIPコア
5.2. In-System Memory Content Editorによるデバッグフロー
5.3. デザイン内インスタンスのランタイム修正のイネーブル
5.4. In-System Memory Content Editorを使用したデバイスのプログラミング
5.5. メモリー・インスタンスのISMCEへのロード
5.6. メモリー内の位置のモニタリング
5.7. Hex Editorを使用したメモリー内容の編集
5.8. メモリーファイルのインポートおよびエクスポート
5.9. 複数のデバイスへのアクセス
5.10. スクリプティング・サポート
5.11. メモリーおよび定数のインシステム変更の改訂履歴
7.1. System Consoleの概要
7.2. System Consoleの起動
7.3. System Console GUI
7.4. System Consoleでのツールキットの起動
7.5. System Consoleサービスの使用
7.6. On-Board インテル® FPGA ダウンロード・ケーブル IIのサポート
7.7. システム検証フローにおけるMATLAB*とSimulink*
7.8. System Consoleの例とチュートリアル
7.9. コマンドライン・モードでのSystem Consoleの実行
7.10. System Consoleコマンドの使用
7.11. ツールキットTclコマンドの使用
7.12. System Consoleを使用したデザインの解析とデバッグの改訂履歴
インテルのみ表示可能 — GUID: mwh1410384120939
Ixiasoft
1.1.1. システム・デバッグ・ツールの比較
ツール | 説明 | 一般的な使い方 |
---|---|---|
System Console and Debugging Toolkits |
|
|
Signal Tap logic analyzer |
|
予備のオンチップメモリーがあり、ハードウェアで動作するデザインの機能検証が必要な場合に使用します。 |
Simulation-Aware Signal Tap |
|
|
Signal Probe | 内部信号のインクリメンタル配線をI/Oピンに対して行うと同時に、前回の配置配線の結果を保持します。 | 予備のI/Oピンがあり、少数の制御ピンの動作検証が必要な場合。このとき外部ロジック・アナライザーまたはオシロスコープのいずれかを使用します。 |
Logic Analyzer Interface (LAI) |
|
限られたオンチップメモリーと内部データバスの大規模なセットの検証に、外部ロジック・アナライザーを使用する場合。Tektronics* やAgilent* などのロジック・アナライザーのベンダーから提供されるツールとの統合によって使いやすさが向上します。 |
In-System Sources and Probes | JTAGインターフェイスを使用した簡単な方法で、内部ノードとの間のロジック値の駆動およびサンプリングができます。リアルタイムの低速サンプリング機能を提供します。 | FPGAデザインのプロトタイプ作成を仮想ボタンのあるフロントパネルを使って行う場合に使用します。 |
In-System Memory Content Editor | オンチップメモリーの表示および編集が可能になります。 | Nios® IIプロセッサーに接続されていないオンチップメモリーの内容を表示および編集する場合に使用します。 このツールの使用は、システム内に Nios® IIデバッグコアを持たせたくない場合でも可能です。 |
Virtual JTAG Interface | JTAGインターフェイスと通信して、カスタム・アプリケーションを開発できます。 | デザインのカスタム信号との通信に使用します。 |
使用可能なデバッグ・ツールキットの起動と使用の詳細については、以下を参照してください。