インテルのみ表示可能 — GUID: hko1596229343279
Ixiasoft
1. システム・デバッグ・ツールの概要
2. Signal Tapロジック・アナライザーを使用したデザインのデバッグ
3. Signal Probeを使用した迅速なデザイン検証
4. 外部ロジック・アナライザーを使用したインシステム・デバッグ
5. メモリーおよび定数のインシステム変更
6. In-System Sources and Probesを使用したデザインのデバッグ
7. System Consoleを使用したデザインの解析とデバッグ
8. Quartus® Primeプロ・エディションのユーザーガイド: デバッグツールのアーカイブ
A. Quartus® Primeプロ・エディションのユーザーガイド
2.1. Signal Tapロジック・アナライザーの概要
2.2. Signal Tapのデバッグフロー
2.3. ステップ1: Signal Tapロジック・アナライザーのプロジェクトへの追加
2.4. ステップ2: Signal Tapロジック・アナライザーのコンフィグレーション
2.5. ステップ3: デザインとSignal Tapインスタンスのコンパイル
2.6. ステップ4 :ターゲット・ハードウェアのプログラム
2.7. ステップ5: Signal Tapロジック・アナライザーの実行
2.8. ステップ6: キャプチャしたデータのSignal Tapでの解析
2.9. シミュレーション対応Signal Tap
2.10. その他のSignal Tapデバッグフロー
2.11. Signal Tapロジック・アナライザーのデザイン例
2.12. カスタム・ステートベースのトリガーフローの例
2.13. Signal Tapファイルのテンプレート
2.14. スタンドアロン・バージョンのSignal Tapの実行
2.15. Signal Tapスクリプティングのサポート
2.16. 複数のSignal Tapファイルのマージ
2.17. Signal Tapファイルのバージョンの互換性
2.18. Signal Tapロジック・アナライザーを使用したデザインのデバッグの改訂履歴
5.1. In-System Memory Content EditorをサポートするIPコア
5.2. In-System Memory Content Editorによるデバッグフロー
5.3. デザイン内インスタンスのランタイム修正のイネーブル
5.4. In-System Memory Content Editorを使用したデバイスのプログラミング
5.5. メモリー・インスタンスのISMCEへのロード
5.6. メモリー内の位置のモニタリング
5.7. Hex Editorを使用したメモリー内容の編集
5.8. メモリーファイルのインポートおよびエクスポート
5.9. 複数のデバイスへのアクセス
5.10. スクリプティング・サポート
5.11. メモリーおよび定数のインシステム変更の改訂履歴
7.1. System Consoleの概要
7.2. System Consoleの起動
7.3. System Console GUI
7.4. System Consoleでのツールキットの起動
7.5. System Consoleサービスの使用
7.6. On-Board インテル® FPGA ダウンロード・ケーブル IIのサポート
7.7. システム検証フローにおけるMATLAB*とSimulink*
7.8. System Consoleの例とチュートリアル
7.9. コマンドライン・モードでのSystem Consoleの実行
7.10. System Consoleコマンドの使用
7.11. ツールキットTclコマンドの使用
7.12. System Consoleを使用したデザインの解析とデバッグの改訂履歴
インテルのみ表示可能 — GUID: hko1596229343279
Ixiasoft
2.13. Signal Tapファイルのテンプレート
Signal Tapファイルのテンプレートでは、さまざまなトリガー条件、インターフェイス、およびステートベースのトリガーフローのプリセット設定を提供します。次のSignal Tapファイルのテンプレートは、新しいSignal Tapセッションを開くとき、または新しい .stp ファイルを作成するときにいつでも使用できます。
New File from Templateダイアログボックスで任意のテンプレートを右クリックし、Set as the default selectionをクリックすると、新しい .stp ファイルが常にデフォルトでそのテンプレートで開きます。
デフォルトのSignal Tapファイルのテンプレートの設定
注: すべてのテンプレートの詳しい説明については、New File from Templateダイアログボックスを参照してください。
テンプレート | 概要説明 |
---|---|
Default | 多くのデバッグに適した最も基本的でコンパクトなセットアップです。 |
Default with Hidden Hierarchy and Data Log | Defaultテンプレートと同じ設定です。ただし、トリガー条件設定用のHierarchy DisplayウィンドウとData Logウィンドウが追加されています。 |
State-Based Trigger Flow Control | 基本的な連続トリガーフロー制御を複製するために、3つの条件設定から開始します。 |
Conditional Storage Qualifier | Conditional storage qualifierとBasic OR条件をイネーブルします。この設定により、多目的なstorage qualifierの条件式が提供されます。 |
Transitional Storage Qualifier | Transitional storage qualifierをイネーブルします。Transitional storage qualifierは、データの変更を検出するだけのみです。 |
Start-Stop Storage Qualifier | Start/Stop storage qualifierとBasic OR条件をイネーブルします。データをフレーム化する2つの条件を提供します。 |
State-Based Storage Qualifier | ステートマシン式での使用向けに、より高度なクオリフィケーション条件を提供します。State-Based Storage Qualifierテンプレートは、ステートベースのトリガーフロー制御と組み合わせて使用する必要があります。 |
Input Port Storage Qualifier | Input port storage qualifierをイネーブルして、Signal Tapロジック階層の外部でカスタムロジックの開発をサポートすることによって、ストレージ・クオリフィケーション条件を完全に制御できるようにします。 |
Trivial Advanced Trigger Condition | Advancedトリガー条件をイネーブルします。Advanced条件では、複雑な条件を表現するための柔軟性を最大限に提供します。Advancedトリガー条件は、単純なワイヤーから最も複雑な論理式まで対応します。このテンプレートは、最も単純な条件から始まります。 |
Trigger Position Defined Using Sample Count | トリガー位置の後に保存するサンプルの正確な数を指定できます。リファレンスとして、State-Based Trigger Flow Controlテンプレートを使用します。 |
Cross-triggering Between STP Instances | 複数のSignal Tapインスタンスを使用する場合、1つのインスタンスからのTrigger outを別のインスタンスのTrigger inとして使用することで、「Cross-triggering」をイネーブルします。 |
Setup for Incremental Compilation | 信号入力に固定の入力幅を指定します。この手法により、Signal Tapロジックの変更量を減らし、タップにポストフィット・ノードのみを追加することで、効率的なインクリメンタル・コンパイルが可能になります。 |
Define Trigger Condition in RTL | 選択したRTL言語でカスタムトリガー条件を定義することをサポートします。 |
テンプレート | 概要説明 |
---|---|
Capture Avalon Memory Mapped Transactions | storage qualifier機能を使用して、意味のある Avalon® メモリーマップド・インターフェイス・トランザクションのみを格納できます。 |
Simple Avalon Streaming Interface Bus Performance Analysis | Avalon® ストリーミング・インターフェイスでのデータ・パケット・フローの解析用に、イベントタイムの記録をサポートします。 |
Use Counters in the State-based Flow Control to Collect Stats | カウンターを使用して、生成されたパケット数 (pkt_counter)、生成されたデータビート数 (pkt_beat_counter)、および消費されたデータビート数 (stream_beat_counter) を追跡します。 |
テンプレート | セットアップの説明 |
---|---|
Trigger on an Event Absent for Greater Than or Equal to 5 Clock Cycles | Setupタブで、1つの基本トリガー条件を必要な値に設定する必要があります。 |
Trigger on Event Absent for Less Than 5 Clock Cycles | Setupタブで、1つの基本トリガー条件を必要な値に設定する必要があります。 |
Trigger on 5th Occurrence of a Group Value | Setupタブで、1つの基本トリガー条件を必要な値に設定する必要があります。 |
Trigger on the 5th Transition of a Group Value | 目的のグループ値へのすべてのバス遷移を検出するには、エッジに敏感なトリガー条件を設定する必要があります。目的のグループ値との比較でANDされたデータバス・ビットのエッジ検出が必要です。この場合、高度なトリガー条件が必要です。 |
Trigger After Condition1 is Followed by Condition2 | Setupタブで、3つの基本トリガー条件を指定した値に設定する必要があります。最初の2つのトリガー条件は、目的のグループ値に設定されます。3番目のトリガー条件は、最初の条件と2番目の条件の間のバス上のアイドル・トランザクションのタイプをキャプチャするように設定されます。 |
Trigger on Condition1 Immediately Followed by Condition2 | Setupタブで、2つの基本トリガー条件を必要なグループ値に設定する必要があります。 |
Trigger on Condition2 Not Occurring Between Condition1 and Condition3 | Setupタブで、3つの基本トリガー条件を必要なグループ値に設定する必要があります。 |
Trigger on the 5th Consecutive Occurrence of Condition1 | Setupタブで、1つの基本トリガー条件を必要な値に設定する必要があります。 |
Trigger After a Violation of Sequence From Condition1 To Condition4 | 必要なシーケンス値に対して、4つの基本的なトリガー条件を設定する必要があります。 |
Trigger on a Sequence of Edges | 必要なシーケンスに対して、エッジに敏感な3つの基本トリガー条件を設定する必要があります。 |
Trigger on Condition1 Followed by Condition2 After 5 Clock Cycles | 必要なグループ値に対して、2つの基本的なトリガー条件を設定する必要があります。 |
Trigger on Condition1 Followed by Condition2 Within 5 Samples | 必要なグループ値に対して、2つの基本的なトリガー条件を設定する必要があります。 |
Trigger on Condition1 Not Followed by Condition2 Within 5 Samples | 必要なグループ値に対して、2つの基本的なトリガー条件を設定する必要があります。 |
Trigger After 5 Consecutive Transitions | モニタリング対象バス上の遷移アクティビティーをキャプチャするには、トリガー条件を設定する必要があります。この例ではOR条件が必要なので、高度なトリガー条件が必要です。 |
Trigger When Condition1 Occurs Less Than 5 Times Between Condition2 and Condition3 | エッジに敏感な3つのトリガー条件を設定する必要があります。各トリガー条件には、目的のグループ値との比較が含まれます。 |